特許

J-GLOBAL ID：200903073542733538

高速メモリアクセス方式

発明者： 早見 七郎
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-256611
公開番号（公開出願番号）：特開平8-123751
出願日： 1994年10月21日
公開日（公表日）： 1996年05月17日
要約：

【要約】【目的】メモリアクセスを高速に行なう方式に関し、メモリアクセスを必要とする回路と、メモリモジュールとの間で、インタフェース信号線数を増加することなく、メモリアクセス情報の受渡しを高速に行なうことができるようにする。【構成】メモリアクセスを必要とする回路に、各ロジック部からのメモリアクセス情報を多重化して転送するとともに、各メモリブロックからの多重化された応答情報を分離してアクセス元のロジック部に転送する第1の高速情報転送回路3を設け、かつ、メモリモジュールに、第1の高速情報転送回路3からの多重化されたアクセス情報を分離して各メモリブロックに与えるとともに、各メモリブロックからの応答情報を多重化して高速情報転送回路に転送する第2の高速情報転送回路4を設けて、両高速情報転送回路間を伝送路6を介して接続する。

請求項（抜粋）：

メモリにアクセスする複数のロジック部を含むメモリアクセスを必要とする回路と、該各ロジック部に対応するメモリをそれぞれ有する複数のメモリブロックを含むメモリモジュールとからなる装置において、前記メモリアクセスを必要とする回路に、各ロジック部からのメモリアクセス情報を多重化して転送するとともに、各メモリブロックからの多重化された応答情報を分離してアクセス元のロジック部に転送する第1の高速情報転送回路を設け、かつ、前記メモリモジュールに、該第1の高速情報転送回路からの多重化されたアクセス情報を分離して各メモリブロックに与えるとともに、各メモリブロックからの応答情報を多重化して前記高速情報転送回路に転送する第2の高速情報転送回路を設けて、両高速情報転送回路間を伝送路を介して接続したことを特徴とする高速メモリアクセス方式。