特許

J-GLOBAL ID：200903073546345958

PLL回路

発明者： 中村 豊
出願人/特許権者： 旭化成マイクロシステム株式会社
代理人 (1件)： 森 哲也 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-243523
公開番号（公開出願番号）：特開2001-069001
出願日： 1999年08月30日
公開日（公表日）： 2001年03月16日
要約：

【要約】【課題】 ロックタイムを短くできる上に、ロックタイムの短縮のための回路がロック時の動作や安定性に影響を与えることがないPLL回路の提供。【解決手段】 位相比較部31は、入力信号と電圧制御発振器3の出力信号との位相差を検出し、検出位相差が360°以下の場合には、その位相差に応じて電圧制御発振器3の発振周波数を高くするアップ要求信号UPまたはその発振周波数を低くするダウン要求信号DWを出力する。この信号により、ループフィルタ32に含まれるコンデンサの充放電を緩やかに行い、この充放電電圧を電圧制御発振器3に出力する。一方、その検出位相差が360°以上の場合には、その位相差に応じてさらにアップ要求信号UP1...またはダウン要求信号DW1...を出力し、これらの信号により上記のコンデンサの充放電を急激に行い、この充放電電圧を電圧制御発振器3に出力する。

請求項（抜粋）：

位相比較手段と、制御電圧生成手段と、電圧制御発振器とを備えたPLL回路であって、前記位相比較手段は、入力信号と前記電圧制御発振器の出力信号との位相差を検出し、この検出位相差に応じて1または2以上の周波数制御信号を出力するようになっており、前記制御電圧生成手段は、前記1または2以上の周波数制御信号に応じて速度の異なる充放電を充電器に行い、この充放電電圧を前記電圧制御発振器に出力するようになっており、前記電圧制御発振器は、前記充放電電圧に応じて発振周波数が可変自在になっていることを特徴とするPLL回路。

IPC (4件)：

H03L 7/089 ,  H03L 7/093 ,  H03L 7/087 ,  H03L 7/107

FI (4件)：

H03L 7/08 D ,  H03L 7/08 E ,  H03L 7/08 P ,  H03L 7/10 E

Fターム (13件)：

5J106AA04 ,  5J106BB06 ,  5J106BB10 ,  5J106CC01 ,  5J106CC24 ,  5J106CC30 ,  5J106CC41 ,  5J106DD32 ,  5J106JJ02 ,  5J106JJ08 ,  5J106KK03 ,  5J106KK08 ,  5J106LL02