半導体集積回路用レチクル

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-118276
公開番号（公開出願番号）：特開2001-305717
出願日： 2000年04月19日
公開日（公表日）： 2001年11月02日
要約：

【要約】【課題】回路パターン領域の互いに直交する2端辺のみに隣接してスクライブライン領域が存在し、かつ、ショットローテーションやショット倍率成分のレチクル重ね合せずれの計測を可能にした半導体集積回路用レチクルを提供する。【解決手段】回路パターン領域7の互いに直交する第1及び第2の端辺11,12のみにスクライブライン領域8が隣接し、第3及び第4の端辺13,14には遮光領域9が隣接し、第1及び第2の端辺11,12にそれぞれ対面するスクライブライン領域の所定箇所に第1のボックスマーク1,1をそれぞれ形成し、第3及び第4の端辺13,14にそれぞれ対面する遮光領域の所定箇所に凹部4,4を設けそこに第2のボックスマーク2,2をそれぞれ形成し、隣接する露光ショットにおける第2のボックスマーク2,2による潜像を遮光する遮光膜パターン3,3を形成する。

請求項（抜粋）：

半導体ウエハの半導体チップ形成箇所に所定のパターンを露光する回路パターン領域と、前記半導体ウエハから前記半導体チップを分離する切断領域のパターンを露光するスクライブライン領域と、前記回路パターン領域および前記スクライブライン領域を取り囲んで形成された遮光領域とを有し、前記回路パターン領域の第1乃至第4の端辺のうち互いに直交する第1及び第2の端辺のみに前記スクライブライン領域が隣接し、第3及び第4の端辺には前記遮光領域が隣接している半導体集積回路用レチクルにおいて、前記第1及び第2の端辺にそれぞれ対面する前記スクライブライン領域の所定箇所に第1のアライメント計測用マークをそれぞれ形成し、前記第3及び第4の端辺にそれぞれ対面する前記遮光領域の所定箇所に凹部を設けそこに第2のアライメント計測用マークをそれぞれ形成し、かつ隣接する露光ショットにおける前記第2のアライメント計測用マークによる潜像が設けられる箇所を遮光する遮光膜パターンを形成したことを特徴とする半導体集積回路用レチクル。

IPC (2件)：

G03F 1/08 , H01L 21/027

FI (4件)：

G03F 1/08 N , H01L 21/30 502 P , H01L 21/30 523 , H01L 21/30 525 W

Fターム (12件)：

2H095BE03 , 2H095BE08 , 2H095BE09 , 5F046AA25 , 5F046CB17 , 5F046DB05 , 5F046DB10 , 5F046EB02 , 5F046EB07 , 5F046FC01 , 5F046FC04 , 5F046FC06

前のページに戻る