特許

J-GLOBAL ID：200903073606200741

デバイスの製造方法及びこれを用いて製造されたデバイス、複合基板の製造方法、電気光学装置、並びに電子機器

発明者： 中村 定一郎
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 渡邊 隆 ,  志賀 正武 ,  実広 信哉
公報種別：公開公報
出願番号（国際出願番号）：特願2003-035099
公開番号（公開出願番号）：特開2004-246028
出願日： 2003年02月13日
公開日（公表日）： 2004年09月02日
要約：

【課題】特にウエットエッチングによって新たに膜浮き(剥離)が生じた場合にも、この膜浮きに起因して異物が発生し、これによって歩留まりが低下するのを防止した、デバイスの製造方法等を提供する。【解決手段】デバイス形成層となる半導体層206aを有した半導体基板と支持基板10Aとを貼り合わせてなる複合基板Sを用い、半導体層206aからデバイスを形成するデバイスの製造方法である。複合基板Sをウエットエッチング処理する工程を複数有し、各ウエットエッチング処理後、半導体基板の周端部をドライエッチング処理によって除去する。【選択図】 図6

請求項（抜粋）：

デバイス形成層となる半導体層を有した半導体基板と支持基板とを貼り合わせてなる複合基板を用い、前記半導体層からデバイスを形成するデバイスの製造方法において、 前記複合基板をウエットエッチング処理する工程を複数有し、 前記各ウエットエッチング処理後、前記半導体基板の周端部をドライエッチング処理によって除去することを特徴とするデバイスの製造方法。

IPC (6件)：

G02F1/1368 ,  G02F1/1333 ,  H01L21/306 ,  H01L21/336 ,  H01L27/12 ,  H01L29/786

FI (5件)：

G02F1/1368 ,  G02F1/1333 500 ,  H01L27/12 B ,  H01L29/78 627D ,  H01L21/306 A

Fターム (69件)：

2H090JB02 ,  2H090JB04 ,  2H090JC06 ,  2H090JC11 ,  2H090JC19 ,  2H092GA59 ,  2H092JA23 ,  2H092JA24 ,  2H092KA03 ,  2H092MA18 ,  2H092MA19 ,  2H092MA37 ,  2H092NA29 ,  2H092PA09 ,  5F043BB22 ,  5F043DD01 ,  5F043DD12 ,  5F043DD15 ,  5F110AA26 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD03 ,  5F110DD12 ,  5F110DD13 ,  5F110DD25 ,  5F110EE02 ,  5F110EE04 ,  5F110EE05 ,  5F110EE06 ,  5F110EE09 ,  5F110EE14 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF02 ,  5F110FF23 ,  5F110GG02 ,  5F110GG04 ,  5F110GG12 ,  5F110GG13 ,  5F110GG15 ,  5F110GG22 ,  5F110GG24 ,  5F110GG32 ,  5F110GG34 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HL07 ,  5F110HM15 ,  5F110NN04 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F110NN44 ,  5F110NN46 ,  5F110NN53 ,  5F110NN54 ,  5F110NN55 ,  5F110NN62 ,  5F110NN65 ,  5F110NN66 ,  5F110NN73 ,  5F110NN78 ,  5F110QQ11 ,  5F110QQ17 ,  5F110QQ19