特許
J-GLOBAL ID：200903073609543917
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
桑井 清一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-285643
公開番号（公開出願番号）：特開平7-122567
出願日： 1993年10月21日
公開日（公表日）： 1995年05月12日
要約：
【要約】【目的】 半導体装置の製造方法において、アルミニウム合金配線間の層間膜における空洞の発生を防止し、半導体デバイスの信頼性を向上する。【構成】 シリコン基板101上にTi膜103、TiN膜104、Al-Si-Cu膜105、TiN膜106、フォトレジスト107を順に形成する。ドライエッチング装置を用いてTiN膜106にサイドエッチングを生じさせた後、Al-Si-Cu膜105のエッチングを行う。この結果、TiN膜106とAl-Si-Cu膜105の幅は略等しくなり、配線(105,106)と隣の配線との間に層間膜を隙間なく充填することが可能となる。これにより、層間膜に空洞が生ずるのを防止できる。
請求項（抜粋）：
半導体ウェーハ上のアルミニウム合金膜表面に耐熱金属膜およびフォトレジストを順に形成する工程と、フッ素を含むガスプラズマ中において上記耐熱金属膜のサイドエッチングを行う工程と、上記アルミニウム合金膜のエッチングを行い、所望の金属配線を形成する工程と、上記金属配線間に層間膜を充填する工程とを備えたことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/3213
, H01L 21/3065
H01L 21/88 D
, H01L 21/302 G
