特許
J-GLOBAL ID：200903073628134742
キャッシュメモリシステム
発明者：
出願人/特許権者：
代理人 (3件)：
穂坂 和雄
, 渡部 章彦
, 重久 啓子
公報種別：公開公報
出願番号（国際出願番号）：特願2008-136280
公開番号（公開出願番号）：特開2009-282880
出願日： 2008年05月26日
公開日（公表日）： 2009年12月03日
要約：
【課題】本発明はプロセッサと主記憶の間に設けたキャッシュメモリシステムに関し,キャッシュメモリの低消費電力化を実現することを目的とする。【解決手段】プロセッサと主記憶の間に設けたキャッシュメモリシステムにおいて,キャッシュメモリを複数の分割メモリに分割し,各分割メモリのそれぞれに個別に電源が供給されるメモリ本体である電源領域で構成し,プロセッサからのアクセス時のキャッシュヒットの結果が入力するキャッシュヒット計数部と,各電源領域への電源供給を制御する電源スイッチ制御部とを設ける。電源スイッチ制御部は各キャッシュヒット計数部からのヒット率を入力して,大きいヒット率を発生する電源領域と小さいヒット率を発生する電源領域を識別し,2つのヒット率の差が予め設定された閾値を越えたという条件を満たすことを検出すると,ヒット率の低い電源領域への電源供給をオフに切替えるよう構成する。【選択図】図1
請求項（抜粋）：
プロセッサと主記憶の間に設けたキャッシュメモリシステムにおいて,
キャッシュメモリを複数の分割メモリに分割し,各分割メモリのそれぞれに個別に電源が供給されるメモリ本体である電源領域で構成し,
前記分割メモリに対するプロセッサからのアクセス時のキャッシュヒットの結果が入力され,ヒット数を計数してヒット率を発生するキャッシュヒット計数部と,各電源領域への電源供給を制御する電源スイッチ制御部とを設け,
前記電源スイッチ制御部は,前記各キャッシュヒット計数部からのヒット率を入力して,大きいヒット率を発生する分割メモリと小さいヒット率を発生する分割メモリを識別する手段と,前記大きいヒット率と小さいヒット率の差が予め設定された閾値を越えたという条件を満たすことを検出する判定手段と,前記判定手段による条件を満たしたことを判定する出力が発生するとヒット率の低い電源領域への電源供給をオフに切替える制御手段を備えることを特徴とするキャッシュメモリシステム。
IPC (1件)：
FI (2件)：
G06F12/08 579
, G06F12/08 543B
5B005JJ22
, 5B005MM01
, 5B005VV04
