特許

J-GLOBAL ID：200903073629701233

自己昇圧型ワ-ド線

発明者： ロナルド ティー. テイラー
出願人/特許権者： エスティーマイクロエレクトロニクス,インコーポレイテッド
代理人 (1件)： 小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-351423
公開番号（公開出願番号）：特開2000-187980
出願日： 1999年12月10日
公開日（公表日）： 2000年07月04日
要約：

【要約】【課題】 メモリセルアクセスMOSFETのゲート酸化膜へ印加される電界を減少させるような態様でDRAMにおけるワード線の電圧レベルを昇圧する方法を提供する。【解決手段】 本発明によれば、ワード線レベルがVDDに到達する場合にデコーダをディスエーブルしてワード線をVDDレベルに止どまらせる。センスアンプを分離させて、読取り又は書込みが行われるメモリセルのアクセスMOSFETを横断しての容量結合を介してワード線電圧がビット線電圧を追従することを可能とさせる。その結果、ビット線電圧が上昇する場合にワード線電圧は超高電圧へ増加される。ワード線上において超高電圧に到達した後に、センスアンプを接続させ、センスアンプからのフィードバックによってワード線電圧をVDDレベルに向かって且つディスエーブルされたビット線をGNDに向かって駆動させる。ワード線クロック信号の終わりにおいて、その電圧はGNDにあり且つビット線の各々は中立の中間電圧レベルに復帰される。

請求項（抜粋）：

ビット線と、センスアンプと、分離装置と、ビット線負荷とを具備するDRAMにおけるワード線の電圧レベルを昇圧させる方法において、ドライバ回路によって前記ワード線を第一高電圧レベルへ駆動し、前記ワード線を前記ドライバ回路から切断し、前記ワード線の電圧が前記ビット線の電圧を追従することが可能であるように前記ビット線を前記センスアンプから分離し、前記ビット線負荷を介して前記ビット線を充電する、上記各ステップを有しており、前記ビット線が充電されるに従って、前記ワード線と前記ビット線との間の容量結合が前記ワード線をして前記ビット線の電圧に追従させ、第二のより高い電圧レベルへ前記第一高電圧レベルを超えて昇圧させる、ことを特徴とする方法。