特許
J-GLOBAL ID：200903073634149506
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
小池 隆彌
公報種別：公開公報
出願番号（国際出願番号）：特願平10-178235
公開番号（公開出願番号）：特開2000-012538
出願日： 1998年06月25日
公開日（公表日）： 2000年01月14日
要約：
【要約】【課題】 デュアルダマシン法を用いて埋め込み配線を形成するには、層間絶縁膜に接続孔及び配線溝を精度良く形成する必要がある。【解決手段】 下層電極となるゲート電極2などから成る半導体素子が形成された半導体基板1の上に、プラズマSiO2膜などからなる層間絶縁膜3を2.0μm堆積する。さらに、CMP法を用いて、層間絶縁膜3をゲート電極2からの厚さが0.8μmとなるまで研磨し、層間絶縁膜3を平坦化する。次に、接続孔及び配線溝の加工用マスクをシリル化法により形成する。次に、このマスクを用いて、RIE法により、酸素ガスを用いたレジストの除去、CHF3とCF4とArとの混合ガスにより、層間絶縁膜3のエッチング及びレジスト表面のシリル化層8除去を繰り返す。これにより、デュアルダマシン用の接続孔10及び配線溝9が層間絶縁膜3に形成される。
請求項（抜粋）：
少なくとも2つの配線が層間絶縁膜に形成されたコンタクトホールを介して形成され、且つ、上方に形成された配線は上記層間絶縁膜に埋設されている半導体装置の製造方法において、第1の配線を形成した後、層間絶縁膜を形成し、該層間絶縁膜上に感光性シリコン含有レジストを塗布する工程と、上記コンタクトホール形成領域は露光せず、第2の配線形成領域内で且つ該コンタクトホール形成領域以外の第1の露光領域及び第2の配線形成領域以外の第2の露光領域を、第1の露光領域の方が露光量が多くなるように露光する工程と、上記露光されたレジストをシリル化し、シリル化されていない上記コンタクトホール形成領域のレジストを除去する工程と、上記シリル化したレジストをマスクに上記層間絶縁膜を、該層間絶縁膜の膜厚と上記第2の配線の膜厚との差よりも深く、且つ、上記第2の配線形成領域上のシリル化されたレジストがすべて除去されるまでエッチングする工程と、上記シリル化されていない第2配線形成領域のレジストを除去する工程と、上記シリル化したレジストをマスクに上記層間絶縁膜を上記第2の配線の膜厚だけエッチングすることにより、上記コンタクトホール及び上記第2の配線用溝を形成する工程と、全面に配線材料を堆積し、層間絶縁膜が露出するまで上記配線材料を研磨により除去することにより、上記コンタクトホール及び第2の配線用溝に上記配線材料を埋め込む工程を有することを特徴とする、半導体装置の製造方法。
Fターム (17件)：
5F033AA02
, 5F033AA13
, 5F033AA15
, 5F033AA29
, 5F033AA64
, 5F033AA66
, 5F033AA71
, 5F033AA73
, 5F033BA15
, 5F033BA17
, 5F033BA25
, 5F033EA03
, 5F033EA11
, 5F033EA19
, 5F033EA25
, 5F033EA29
, 5F033EA32
