特許
J-GLOBAL ID:200903073639697064

データ処理装置

発明者:
出願人/特許権者:
代理人 (1件): 小笠原 史朗
公報種別:公開公報
出願番号(国際出願番号):特願2000-067295
公開番号(公開出願番号):特開2001-256107
出願日: 2000年03月10日
公開日(公表日): 2001年09月21日
要約:
【要約】【課題】 逐次処理タスクと繰返処理タスクを単一のプロセッサで時分割で実行する場合、繰返処理タスク実行時にキャッシュメモリに複写された命令及びデータが、逐次処理タスク実行時にキャッシュメモリから掃出され、次回の繰返処理タスク実行時のキャッシュヒット率が低下し、オーバーヘッドが増大する。【解決手段】 マイクロプロセッサ110は、逐次処理タスク及び繰返処理タスクをそれぞれ実行する逐次処理スレッド111および繰返処理スレッド112を備え、キャッシュ部120は、逐次処理タスクおよび繰返処理タスクの実行時にそれぞれ専用に使用される逐次処理キャッシュ121および繰返処理キャッシュ122を備える。よって、繰返処理タスク実行時に繰返処理キャッシュ122に複写された命令およびデータは、逐次処理タスク実行時にも掃出されることなく次回の繰返タスク実行時まで確実に保持される。
請求項(抜粋):
主記憶に対するアクセスを行って逐次処理および繰返処理を実行するデータ処理装置であって、前記主記憶にアクセスして前記逐次処理および前記繰返処理の各演算処理を実行する演算処理部と、前記演算処理部に接続され、前記演算処理部において処理される命令およびデータの一部を記憶する記憶部とを備え、前記演算処理部は、前記逐次処理専用のレジスタを含む逐次処理スレッドと、前記繰返処理専用のレジスタを含む繰返処理スレッドとを有し、前記記憶部は、前記逐次処理スレッドに対応して設けられ、前記逐次処理実行時に使用される命令およびデータの一部を記憶する逐次処理記憶手段と、前記繰返処理スレッドに対応して設けられ、前記繰返処理実行時に使用される命令およびデータの一部を記憶する繰返処理記憶手段とを有し、前記演算処理部は、前記逐次処理スレッドないし前記繰返処理スレッドに読み込むべき命令およびデータが、それぞれ前記逐次処理記憶手段ないし前記繰返処理記憶手段に存在する場合には、当該逐次処理記憶手段ないし当該繰返処理記憶手段から読み込み、存在しない場合には、前記主記憶から読み込むことを特徴とする、データ処理装置。
IPC (4件):
G06F 12/08 ,  G06F 9/46 340 ,  G06F 12/02 550 ,  G06F 12/02 590
FI (4件):
G06F 12/08 G ,  G06F 9/46 340 F ,  G06F 12/02 550 B ,  G06F 12/02 590 B
Fターム (9件):
5B005JJ13 ,  5B005MM05 ,  5B060AB05 ,  5B060AB13 ,  5B098AA03 ,  5B098GA05 ,  5B098GC05 ,  5B098GD03 ,  5B098GD14

前のページに戻る