特許

J-GLOBAL ID：200903073643804665

メモリアクセス制御システム

発明者： 丸山 巧 ,  畠中 伸子 ,  中村 寿博 ,  坂原 重久 ,  小森 孝昭
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-029325
公開番号（公開出願番号）：特開平9-223077
出願日： 1996年02月16日
公開日（公表日）： 1997年08月26日
要約：

【要約】【課題】 大容量のメモリに対してアクセス制御を行うメモリアクセス制御システムに関し、プロセッサによるメモリアクセス速度を向上する。【解決手段】 パリティ制御部4を有するメモリアクセスコントローラ3とプロセッサ1との間をバスを介して接続し、メモリアクセスコントローラ3とメモリ2との間をバスを介して接続したメモリアクセス制御システムに於いて、メモリアクセスコントローラ3は、プロセッサ1との間のデータバスDBと、メモリ2との間のデータバスMDとの間を接続した双方向バッファ5の転送方向を制御し、データ書込時には、プロセッサ1からのデータを双方向バッファ5を介してメモリ2に転送すると共に、パリティ制御部4でパリティを生成し、データ読出時には、メモリ2からのデータを双方向バッファ5を介してプロセッサ1に転送すると共に、パリティ制御部4によりパリティチェックを行う構成を備えている。

請求項（抜粋）：

パリティ制御部を有するメモリアクセスコントローラとプロセッサとの間をバスを介して接続し、且つ前記メモリアクセスコントローラとメモリとの間をバスを介して接続したメモリアクセス制御システムに於いて、前記メモリアクセスコントローラは、該メモリアクセスコントローラと前記プロセッサとの間のデータバスと、該メモリアクセスコントローラと前記メモリとの間のデータバスとの間を接続した双方向バッファのデータ転送方向を制御し、データ書込時に、前記プロセッサからのデータを前記双方向バッファを介して前記メモリに転送すると共に、前記パリティ制御部により生成したパリティを前記メモリに転送して書込みを行い、データ読出時に、前記メモリからのデータを前記双方向バッファを介して前記プロセッサに転送すると共に、前記パリティ制御部によりパリティチェックを行う構成を備えたことを特徴とするメモリアクセス制御システム。

IPC (3件)：

G06F 12/16 320 ,  G06F 11/10 320 ,  G06F 13/16 520

FI (3件)：

G06F 12/16 320 A ,  G06F 11/10 320 F ,  G06F 13/16 520 B