特許

J-GLOBAL ID：200903073654922511

計算機システム

発明者： 福永 泰 ,  桂 晃洋 ,  藤田 良 ,  古賀 和義 ,  加藤 猛
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平4-053924
公開番号（公開出願番号）：特開平5-257793
出願日： 1992年03月12日
公開日（公表日）： 1993年10月08日
要約：

【要約】【目的】フレームバツフアと主記憶を一体化し、仮想記憶制御方式により、制御する計算機システムを提供する。【構成】メモリ管理ユニット208内部には、レンダリングプロセッサ202が現在発生しているアドレス2083を含むページの先頭の論理アドレスと物理アドレスを記憶するレジスタ71,72と該当ページサイズを示すフリップフロップ73の3種である。アドレス2083が、当該ページ内にあるかどうかをチェックする比較器74におくられ、この時、ページサイズを示すフリップフロップ73の内容によって、チェックすべきか範囲が指定されている。ページからこえたと判定されたときには、それを通知する信号2082がCPU10及びレンダリングプロセッサ202へ送られる。

請求項（抜粋）：

データ処理を実行する処理手段と、表示データを処理する表示処理手段と、前記表示データおよびそれ以外のデータを記憶する記憶手段と、表示データを表示する表示手段と、前記表示処理手段が前記表示データを処理するために出力する、前記記憶手段内の物理アドレスを指定するための論理アドレスを受付けて、物理アドレスに変換する記憶管理手段とを有することを特徴とする計算機システム。

IPC (2件)：

G06F 12/00 580 ,  G06F 15/72

引用特許：

審査官引用 (3件)

• 特開平2-289086
  
• 特開昭62-297953
  
• 特開平2-291035