特許
J-GLOBAL ID：200903073672220940

MFMOS/MFMS不揮発性メモリトランジスタおよびその製造方法

発明者：
シェン テン スー

シェン テン スー について

, 
フェンヤン ツァンク

フェンヤン ツァンク について

, 
ティンカイ リー

ティンカイ リー について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願2002-022530
公開番号（公開出願番号）：特開2002-246570
出願日： 2002年01月30日
公開日（公表日）： 2002年08月30日
要約：
【要約】【課題】 ゲートスタックエッチングを必要としない強誘電体不揮発性メモリトランジスタを製造すること。【解決手段】 不揮発性強誘電体メモリトランジスタを製造する方法は、a)シリコン基板上に活性領域を形成する工程を含む、シリコン基板を調製する工程と、b)活性領域にソース領域およびドレイン領域を形成するために、イオンを注入する工程と、c)下部電極を形成する工程と、d)活性領域上に強誘電体膜を堆積する工程と、e)上部電極を堆積する工程と、f)活性領域上に絶縁酸化膜を堆積する工程と、g)ソース電極、ゲート電極、およびドレイン電極を形成するために、工程a)〜f)により得られた構造をメタライゼーションする工程とを包含する方法。
請求項（抜粋）：
不揮発性強誘電体メモリトランジスタを製造する方法であって、a)シリコン基板上に活性領域を形成する工程を含む、該シリコン基板を調製する工程と、b)該活性領域にソース領域およびドレイン領域を形成するために、イオンを注入する工程と、c)下部電極を形成する工程と、d)該活性領域上に強誘電体膜を堆積する工程と、e)上部電極を堆積する工程と、f)該活性領域上に絶縁酸化膜を堆積する工程と、g)ソース電極、ゲート電極、およびドレイン電極を形成するために、該工程a)〜f)により得られた構造をメタライゼーションする工程とを包含する方法。
IPC (4件)：
H01L 27/105 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (2件)：
H01L 27/10 444 A ,  H01L 29/78 371
Fターム (30件)：
5F083FR07 ,  5F083GA25 ,  5F083HA02 ,  5F083JA13 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA56 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083NA01 ,  5F083PR18 ,  5F083PR21 ,  5F083PR22 ,  5F083PR36 ,  5F083PR40 ,  5F101BA62 ,  5F101BB04 ,  5F101BB08 ,  5F101BD02 ,  5F101BD30 ,  5F101BD35 ,  5F101BD36 ,  5F101BD41 ,  5F101BF01 ,  5F101BH02 ,  5F101BH09 ,  5F101BH17
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM