特許

J-GLOBAL ID：200903073676067496

半導体装置の製造方法及びその製造装置

発明者： 江利口 浩二
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-289080
公開番号（公開出願番号）：特開2001-110806
出願日： 1999年10月12日
公開日（公表日）： 2001年04月20日
要約：

【要約】【課題】 クラスタリングされた装置内における減圧環境下で、高精度に厚み管理された絶縁膜を有する半導体装置の製造方法等を提供する。【解決手段】 減圧環境下において、ウエハの自然酸化膜を除去するための洗浄を行なって、ウエハの半導体領域の表面状態を光変調反射分光法などによって評価する。ウエハ上に積層ゲート絶縁膜のベース層となる1nm以下のシリコン酸化膜を形成し、光変調反射分光法で厚みを測定する。さらに、窒化膜を堆積して、例えば2nm程度の極薄の積層ゲート絶縁膜を形成してその厚みを測定し、積層ゲート絶縁膜の厚みがスペックをオーバーしていると、エッチング速度の小さいエッチング剤を用いて窒化膜のエッチバック処理を施し、厚みをスペック内に収める。減圧環境下で高精度に厚みを管理することにより、高信頼性を有する極薄の積層ゲート絶縁膜などの絶縁膜を実現する。

請求項（抜粋）：

基板内の不純物が導入された半導体領域の上に絶縁膜を設けてなる半導体装置の製造方法において、上記半導体領域の上に少なくともSi及びNを含む絶縁膜を形成する工程(a)と、上記絶縁膜の厚みを測定する工程(b)と、上記絶縁膜の厚みが規格範囲よりも厚い場合には、HF蒸気により、上記絶縁膜を規格範囲内の厚みになるまでエッチングする工程(c)とを含む半導体装置の製造方法。

IPC (4件)：

H01L 21/318 ,  H01L 21/306 ,  H01L 21/31 ,  H01L 21/66

FI (5件)：

H01L 21/318 B ,  H01L 21/31 B ,  H01L 21/31 E ,  H01L 21/66 P ,  H01L 21/302 P

Fターム (28件)：

4M106AA01 ,  4M106AA12 ,  4M106BA04 ,  4M106CA48 ,  4M106DH03 ,  4M106DH12 ,  4M106DH32 ,  5F004AA16 ,  5F004BA19 ,  5F004CB09 ,  5F004DA20 ,  5F004DB00 ,  5F004DB03 ,  5F004DB07 ,  5F045AB33 ,  5F045BB03 ,  5F045DC51 ,  5F045GB09 ,  5F045GB13 ,  5F045HA13 ,  5F058BA20 ,  5F058BC02 ,  5F058BC08 ,  5F058BD01 ,  5F058BF02 ,  5F058BF52 ,  5F058BF62 ,  5F058BH12