特許
J-GLOBAL ID:200903073700543776

システム制御用処理装置及びシステム制御方法

発明者:
出願人/特許権者:
代理人 (1件): 鷲田 公一
公報種別:公開公報
出願番号(国際出願番号):特願2000-000663
公開番号(公開出願番号):特開2001-195162
出願日: 2000年01月06日
公開日(公表日): 2001年07月19日
要約:
【要約】【課題】 制御対象であるシステムの仕様が変わった場合でも、ソフトウェアを変更することなしに同一ハードウェア構成で、そのシステムの制御を行うことができ、この際、無駄な電力を消費しないようにすること。【解決手段】 システム動作仕様認識部110で制御対象の仕様を認識し、処理装置動作モード判定部122で、その認識された制御対象の仕様に応じた動作モードを、動作モード記憶テーブル部121を参照して判定し、パワーダウン制御部123で、その判定された動作モードで制御対象を制御する場合に、その制御に必要/不要に応じて、各機能(増設CPU機能部102と、第1及び第2メモリ部106,107と、第1及び第2周辺機能部108,109の何れか)を、動作作動/停止状態とする。
請求項(抜粋):
制御対象のシステムを制御する処理手段と、この処理手段の制御時に用いられるプログラムを記憶する記憶手段と、前記処理手段の制御時に予め定められた動作を行う周辺機能手段と、前記システムの仕様を認識する認識手段と、種々のシステムの仕様が、この仕様に応じた動作モードに対応付けられて記憶された記憶テーブル手段と、前記認識された仕様に対応する動作モードを前記記憶テーブル手段を参照して判定する判定手段と、前記記憶手段及び前記周辺機能手段から、前記判定された動作モードでの制御に不要なものを停止状態とするパワーダウン制御手段と、を具備することを特徴とするシステム制御用処理装置。
IPC (2件):
G06F 1/32 ,  G06F 12/06 515
FI (2件):
G06F 12/06 515 H ,  G06F 1/00 332 B
Fターム (6件):
5B011DC01 ,  5B011EA01 ,  5B011LL11 ,  5B060CC03 ,  5B060CC07 ,  5B060MM00

前のページに戻る