特許

J-GLOBAL ID：200903073703626400

半導体装置の製造方法及びその製造方法に用いるウェハ

発明者： 白井 良史 ,  鈴村 正彦 ,  前田 光英 ,  早崎 嘉城 ,  村山 ▲頼▼信 ,  岸田 貴司 ,  高野 仁路
出願人/特許権者： 松下電工株式会社
代理人 (1件)： 佐藤 成示 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-312143
公開番号（公開出願番号）：特開平8-167586
出願日： 1994年12月15日
公開日（公表日）： 1996年06月25日
要約：

【要約】【目的】 シリコン活性層を研磨する工程での研磨膜厚の測定を容易にする。【構成】 シリコン(100)面である、ウェハ1の主表面1aを研磨する前に、平面視略正方形状でかつその所定辺が結晶方位<110>と略平行である開口7a〜7dを備えた、断面視略V字型の凹部6a〜6dを、開口の大きさを違えて複数種類、主表面1aに異方性エッチングによって形成し、研磨工程後に、凹部6a〜6dの、残存または消失を確認する。【効果】 膜厚測定箇所の変動、または、研磨によるウェハの反りの影響を受けずに、容易にシリコン活性層4の研磨膜厚を求めることができ、品質の安定化、歩留り向上が図れる。

請求項（抜粋）：

ウェハの主表面であるシリコン(100)面を研磨する工程を含む半導体装置の製造方法であって、平面視略正方形状でかつその所定辺が結晶方位<110>と略平行である開口を備えた、断面視略V字型の凹部を、前記開口の大きさを違えて複数種類、研磨工程以前に前記主表面に異方性エッチングによって形成する工程と、研磨工程後に、前記凹部の、残存または消失を確認する工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/304 321 ,  H01L 21/66