特許
J-GLOBAL ID：200903073704472555
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-011617
公開番号（公開出願番号）：特開平6-223580
出願日： 1993年01月27日
公開日（公表日）： 1994年08月12日
要約：
【要約】【目的】ワード線群のうちの大多数を占める非選択状態のワード線ドライバにおける電流消費を抑制し、メモリの消費電流を著しく低減でき、高密度、超高速化を達成し得るECL-CMOS型のSRAMを提供する。【構成】メモリセル5およびバイポーラ型セル周辺回路2〜7を有し、メモリセルおよびセル周辺回路の全てをECLレベルで動かすSRAMにおいて、ワード線ドライバ4は、アドレスデコーダ出力に応じてワード線WLiを選択し、ワード線の選択/非選択に応じて2値の論理レベルを有するワード線電圧をワード線に供給するECL回路で構成され、メモリセルは、それに接続されているワード線の電圧が低電位側の論理レベルの時に選択されることを特徴とする。
請求項（抜粋）：
複数個のメモリセルが行列状に配置されたメモリセルアレイと、上記メモリセルアレイにおける同一行のメモリセルに共通に接続されたワード線と、上記メモリセルアレイにおける同一列のメモリセルに共通に接続された複数のビット線と、アドレスデコーダ出力に応じてワード線を選択し、ワード線の選択/非選択に応じて2値の論理レベルを有するワード線電圧をワード線に供給するエミッタ結合論理回路で構成された複数個のワード線ドライバとを具備し、前記MOS型SRAMセルは、それに接続されているワード線の電圧が低電位側の論理レベルの時に選択されることを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 11/34 302 A
, G11C 11/34 301 E
