特許

J-GLOBAL ID：200903073706107544

画像処理装置

発明者： 五十嵐 正寛
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2002-283831
公開番号（公開出願番号）：特開2004-118713
出願日： 2002年09月27日
公開日（公表日）： 2004年04月15日
要約：

【課題】大量の演算器を効率よく利用することが可能で、アルゴリズムの自由度が高く、柔軟性が高く、しかも回路規模の増大、コスト増を招くことなく演算処理を高速に実現できる画像処理装置を提供する。【解決手段】制御情報を受けて所望の演算器の論理接続と演算内容、およびクロスバー回路を電気的接続を変更することが可能な制御回路301を有し、制御回路301は、現在の制御情報(現制御情報)と、次に行うべき制御に関する情報(次制御情報)の2つを保持し、演算データは、当該演算データが演算に使用する最終データであることが識別可能な制御信号と同期して送られ、制御回路は、最終データであることが識別された場合、現在実行中の演算が完了すると、現制御情報を次制御情報で書き換える。【選択図】 図14

請求項（抜粋）：

複数の処理データを並列処理する画像処理装置であって、 複数のレジスタを有するレジスタユニットと、 再構成可能であって、論理接続と演算内容を指定可能であり、上記レジスタユニットの複数のレジスタに対応した複数の演算器を含み、上記レジスタユニットの対応するレジスタに設定された画像に関する処理データに基づいて演算処理を行う機能ユニットと、 少なくとも上記レジスタユニットの各レジスタおよび上記機能ユニットの各演算器の出力が接続されたクロスバー回路と、 制御情報を受けて所望の上記演算器の論理接続と演算内容、および上記クロスバー回路を電気的接続を変更することが可能な制御回路と、 を有し、 上記機能ユニットの複数の演算器は、複数の演算器群に分割され、 上記クロスバー回路は、上記制御回路の指示に従って、上記画像に関する処理データを上記レジスタユニットの所望の演算器に対応する上記レジスタに入力させ、上記機能ユニットの各演算器の演算結果を他の上記演算器群の演算器に対応する上記レジスタにおよび/または他の処理部に転送する 画像処理装置。

IPC (3件)：

G06T15/00 ,  G06F15/16 ,  G06T1/20

FI (3件)：

G06T15/00 300 ,  G06F15/16 610A ,  G06T1/20 B

Fターム (27件)：

5B045AA01 ,  5B045BB16 ,  5B045BB28 ,  5B045DD12 ,  5B045GG14 ,  5B057AA20 ,  5B057CA01 ,  5B057CA08 ,  5B057CA12 ,  5B057CA16 ,  5B057CB01 ,  5B057CB08 ,  5B057CB12 ,  5B057CB16 ,  5B057CC01 ,  5B057CE20 ,  5B057CH02 ,  5B057CH09 ,  5B057CH14 ,  5B057CH18 ,  5B080AA13 ,  5B080CA03 ,  5B080CA05 ,  5B080FA02 ,  5B080FA03 ,  5B080FA17 ,  5B080GA22