特許

J-GLOBAL ID：200903073711918011

エラスティックストア回路とタイムスイッチ回路の共有回路

発明者： 板倉 忠之
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平6-283883
公開番号（公開出願番号）：特開平8-149527
出願日： 1994年11月18日
公開日（公表日）： 1996年06月07日
要約：

【要約】【目的】 エラスティックストア回路(ES)とタイムスイッチ回路(TSW)の共有化を実現し、回路規模を小さくする。【構成】 WCNT20はクロックWCLKに同期したカウントを行い、そのカウント値をデコードすることでデータメモリ(DM)10に対するアドレスA20がを生成される。入力データD1は、アドレスA20にづく場所に書き込まれる。TSW動作の場合、RCNT40はWCNT20のカウント値を参照した読出しデコード値S40を出力する。これにより、DM10の書込み面と読出し面がずらされる。ACM30はデコード値S40に応じた読出しアドレスA30をDM10に送る。ES動作の場合、RCNT40は、クロックWCLKと独立のクロックRCLKに基づいたカウントを行い、カウント値に応じた読出しデコード値S40を出力し、デコード値S40に対応するアドレスA30がDM10に与えられる。

請求項（抜粋）：

入力データを格納するメモリと、書込みクロックに基づいたカウント動作とそのカウント値に対するデコードを行い、前記メモリの前記入力データの書込み場所を示す書込みデコード値を順次前記メモリに対して出力する書込みカウンタ回路と、前記書込みクロックとは分離独立の読出しクロックに基づいたカウント動作とそのカウント値に対応するデコードを行い、前記格納データの読出し場所を示す読出しデコード値を前記メモリへ順次出力する読出しカウンタ回路とを備え、前記読出しカウンタ回路は、データ間の位相調整を行うエラスティックストア動作を行う場合と多重化データのタイムスロット変換を行うタイムスイッチ動作を行う場合とで、前記デコードの動作を変更する構成としたことを特徴とするエラスティックストア回路とタイムスイッチ回路の共有回路。

IPC (4件)：

H04Q 3/52 101 ,  H04J 3/06 ,  H04L 13/08 ,  H04Q 11/04

引用特許：

審査官引用 (2件)

• 特開昭60-197093
  
• 特開昭63-171095