特許

J-GLOBAL ID：200903073721114085

半導体アナログ集積回路

発明者： 川久 克江 ,  井上 智利 ,  石田 賢二 ,  長岡 正見
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平5-220364
公開番号（公開出願番号）：特開平7-074311
出願日： 1993年09月06日
公開日（公表日）： 1995年03月17日
要約：

【要約】【目的】 本発明は、アナログ集積回路のレイアウトにおいて、受動素子間の距離を低減し、より高性能で小型の半導体アナログ集積回路を提供することを目的とする。【構成】半導体アナログ集積回路を構成する受動素子の形成において、同一基板上に受動素子と接地用の配線パターンを形成し、受動素子を形成する配線のメタル厚よりも、接地用パターンを形成する配線のメタル厚のほうが大きく、受動素子と受動素子の間には接地用パターンが存在することを特徴とする。【効果】半導体アナログ集積回路を構成する受動素子のレイアウトにおいて、受動素子と受動素子の間には接地用パターンが存在し、しかも受動素子を形成する配線のメタル厚よりも、接地用パターンを形成する配線のメタル厚のほうが大きいため、素子間干渉が起こりにくくなるため、素子間の距離を小さくすることができる。そのため、アナログ集積回路の小型化と高性能化が実現できる。

請求項（抜粋）：

半導体アナログ集積回路を構成する受動素子を形成する配線をメタル厚よりも、接地用パターンを形成する配線のメタル厚のほうが大きいことを特徴とする半導体アナログ集積回路。

IPC (2件)：

H01L 27/04 ,  H01L 21/822