特許
J-GLOBAL ID：200903073741319961

高精度DA変換回路

発明者：
衣笠 教英

衣笠 教英 について

, 
田手原 健一

田手原 健一 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-362747
公開番号（公開出願番号）：特開2001-177410
出願日： 1999年12月21日
公開日（公表日）： 2001年06月29日
要約：
【要約】【課題】 変換ビット数が多い場合でも所望のアナログ電圧を高精度で出力できるDA変換回路を小さなチップ面積で実現する。【解決手段】 13ビットの入力コードのうち上位5ビットをDA変換した第1の電圧Vaと第2の電圧Vbとを各々同一の特性を持つ2個のバッファー10a,10bを介して第1、第2の出力ノード11,12に出力する上位DA変換回路部100と、これら2つの出力ノードの電圧をR-2Rラダー型回路の基準電圧とし入力コードの下位8ビットに対してDA変換して第3の出力ノード13に出力する下位DA変換回路部200と、13ビット入力コードのDA変換出力である第3の出力ノード13の電圧を当該入力コードの値に応じて選択的にサンプルホールドするためのサンプルホールド部250と、サンプルホールドされたDA変換出力電圧を、任意の電圧Vcを中心にゲイン倍する出力部300とを備える。
請求項（抜粋）：
nビットのデジタル入力コードのうち、上位の一部のi(i<n)ビット信号が入力し、これをDA変換した第1の電圧を第1のバッファーを介して第1の出力ノードに出力し、同時にDA変換した第2の電圧を第2のバッファーを介して第2の出力ノードに出力するための上位DA変換回路部と、前記上位DA変換回路部の第1の出力ノード電圧及び第2の出力ノード電圧をR-2Rラダー型回路の基準電圧とするとともに前記nビットのデジタル入力コードのうちの残りの下位j(j<n,j=n-i)ビットをDA変換し第3の出力ノードに出力するための下位DA変換回路部と、前記nビットのデジタル入力コードのDA変換出力である前記第3の出力ノードの電圧を前記nビットのデジタル入力コードの値に応じて選択的にサンプルホールドするためのサンプルホールド部と、前記サンプルホールドされたDA変換出力電圧を、任意の電圧を中心にゲイン倍するための出力部とを備えたことを特徴とするデジタル・アナログ変換回路。
IPC (2件)：
H03M 1/68 ,  H03M 1/76
FI (2件)：
H03M 1/68 ,  H03M 1/76
Fターム (9件)：
5J022AB03 ,  5J022AB05 ,  5J022AB09 ,  5J022BA01 ,  5J022BA06 ,  5J022CA10 ,  5J022CB02 ,  5J022CF02 ,  5J022CF07
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM