特許

J-GLOBAL ID：200903073745431421

信号電圧レベル変換回路及び出力バッファ回路

発明者： 折井 俊雄 ,  金井 正博
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 山田 稔
公報種別：公開公報
出願番号（国際出願番号）：特願平6-095297
公開番号（公開出願番号）：特開平7-074616
出願日： 1994年05月09日
公開日（公表日）： 1995年03月17日
要約：

【要約】【目的】 0〜3vの狭論理振幅の入力信号を0〜5vの広論理振幅の出力信号に変換する信号電圧レベル変換回路において、半導体製造プロセス上、すべてのトランジスタをゲート-ソース,ゲート-ドレイン,ゲート-サブスレート間3v耐圧に作り込み可能な回路構成を提供すること。【構成】 仲介信号生成回路2におけるトランジスタQ11, Q21の介在で開成時のトランジスタQ1,Q2 への電圧印加を緩和させ、トランジスタQ31, Q41の介在で開成時のトランジスタQ4,Q3 への電圧印加を緩和させて、0〜3vの入力信号Vinを約3〜5vの仲介信号Vm に一旦変換する。出力バッファ回路3におけるトランジスタQ71はトランジスタQ7 への電圧印加を緩和させ、トランジスタQ81はトランジスタQ8 への電圧印加を緩和させて、仲介信号Vm を0〜5vの出力信号Vout に変換する。全てのトランジスタは3v耐圧内に収まる。

請求項（抜粋）：

第1の低レベルと第1の高レベルとで規定される狭論理振幅の入力信号により開閉制御される第1の第1導電形MISトランジスタ(Q1 )と、前記入力信号の反転信号により第1の第1導電形MISトランジスタとは排他的に開閉制御される第2の第1導電形MISトランジスタ(Q2 )と、第2の第1導電形MISトランジスタに対し直列して高圧電源で付勢され、第1の第1導電形MISトランジスタの閉成を基に閉成制御されると共に第2の第1導電形MISトランジスタの閉成を基に開成制御される第1の第2導電形MISトランジスタ(Q3 )と、第1の第1導電形MISトランジスタに対し直列して前記高圧電源で付勢され、第2の第1導電形MISトランジスタの閉成を基に閉成制御されると共に第1の第1導電形MISトランジスタの閉成を基に開成制御される第2の第2導電形MISトランジスタ(Q4 )とを有し、第1及び第2の第2導電形MISトランジスタがフィードバックループによるフリップフロップ(FF)を形成して成る信号電圧レベル変換回路であって、第1の第1導電形MISトランジスタと第2の第2導電形MISトランジスタとの間で直列的に介在して低圧電源で付勢され、第1の第1導電形MISトランジスタと第2の第2導電形MISトランジスタのうち開成状態のMISトランジスタに対する電圧の印加を緩和する第1の電圧印加緩和手段(Q11, Q31)と、第2の第1導電形MISトランジスタと第1の第2導電形MISトランジスタとの間で直列的に介在して前記低圧電源で付勢され、第2の第1導電形MISトランジスタと第1の第2導電形MISトランジスタのうち開成状態のMISトランジスタに対する電圧の印加を緩和する第2の電圧印加緩和手段(Q21, Q41)とを有することを特徴とする信号電圧レベル変換回路。

IPC (4件)：

H03K 19/0185 ,  H03K 5/02 ,  H03K 17/687 ,  H03K 19/003

FI (2件)：

H03K 19/00 101 E ,  H03K 17/687 F