特許

J-GLOBAL ID：200903073751270308

メモリ・システム

発明者： テイモシー・ジエイ・サリバン ,  シンシア・ジエイ・バーンズ ,  アルバート・テイー・アンドレイド ,  ラルフ・シー・フランジオーソ,ジユニア
出願人/特許権者： データ・ジエネラル・コーポレイシヨン
代理人 (1件)： 川口 義雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-062059
公開番号（公開出願番号）：特開平7-006085
出願日： 1994年03月07日
公開日（公表日）： 1995年01月10日
要約：

【要約】【目的】 容量を容易に拡張できるディジタル・コンピュータ・メモリ・システムを提供する。【構成】 バス・システム11は複数のプロセッサに適合することを目的としたものであり、適切な高いスループットを提供するために、比較的広いバス構造が実施されており、 128ビットのデータ・ライン及び32ビットのアドレス・ライン、ならびに各サブバスに対する適切な数のパリティ・ビットまたはECCビット、あるいはその両方がある。バス11はプロセッサ・カードに適合しており、これらのカードの各々には2つのCPUユニットを組み込むことができる。このようなカードの1枚を参照符号20で示し、プロセッサを参照符号21及び23で示す。これらのCPUは特定の実施例においては、モトローラ88000 ファミリーのプロセッサで構成することができる。各CPUにはそれぞれのメモリ・コントローラ25及び27、ならびに高速キャッシュ・メモリ31及び33が関連づけられている。

請求項（抜粋）：

データ信号、ならびに所定数の個別に交換可能なメモリ・バンクへの複数個のシステム・アドレス信号との接続を行うメモリ・サブシステムであって、かかる各バンクに活動メモリが存在していることを判定する手段を含んでいるメモリ・サブシステムと、前記システム・アドレス信号の所定のサブセットによって読み取ることができ、かつ前記メモリ・バンクの個別の1つを選択して、前記システム・アドレス信号の他のものに応答するバンク・アドレス信号をもたらす書込み可能メモリを含んでいる、前記サブシステム内のプログラマブル・アドレス・デコーダと、前記メモリ・サブシステムと相互接続された活動メモリのバンクの番号を決定し、かつこのようにして決定された番号に対応するインタリーブ・バンク・アドレス・パターンをもたらすデータを前記書込み可能メモリに書き込む手段とを備えていることを特徴とするディジタル・コンピュータの拡張可能メモリ。