特許

J-GLOBAL ID：200903073763736523

半導体装置およびその製造方法

発明者： 國清 辰也
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-242643
公開番号（公開出願番号）：特開2001-068647
出願日： 1999年08月30日
公開日（公表日）： 2001年03月16日
要約：

【要約】【課題】 ソフトエラー耐性に優れ、電極と金属配線との間のコンタクト抵抗値が低く、また、端部でのフリンジ容量が少なく、エリアペナルティを増加させない構造のトレンチ型キャパシタを備える半導体装置とその製造方法を実現する。【解決手段】 トレンチ型キャパシタを、BOX層2は貫通せず、その中に底面を有するように形成する。また、キャパシタの端部、つまり、第一電極6、誘電体膜7および第二電極8の端部を、いずれも平坦化する。そして、第一電極6、誘電体膜7および第二電極8の端部を覆うように、絶縁膜16とサイドウォール9とを形成する。また、第二電極8と上層の金属配線14aとを接続するためのコンタクトプラグ10をサイドウォール9で囲まれる領域に埋め込み、コンタクトプラグ10と金属配線14aとの接続部に、金属シリサイド12と窒化金属膜13とを形成する。

請求項（抜粋）：

半導体基板と、前記半導体基板上に形成された絶縁性の第1層と、前記第1層上に形成された半導体層を少なくとも含んでなる第2層と、前記第2層の表面に所定の幅の開口部を有し、前記第1層に達するがこれを貫通しない溝と、前記溝の内部に形成された、第1電極、誘電体膜および第2電極からなるキャパシタとを備え、前記キャパシタの端部が前記溝の前記開口部に位置する、半導体装置。

IPC (6件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/12 ,  H01L 29/92

FI (5件)：

H01L 27/10 621 C ,  H01L 27/12 C ,  H01L 29/92 Z ,  H01L 27/04 C ,  H01L 27/10 671 C

Fターム (23件)：

5F038AC02 ,  5F038AC05 ,  5F038AC10 ,  5F038AV06 ,  5F038BH03 ,  5F038BH07 ,  5F038DF05 ,  5F038EZ16 ,  5F083AD15 ,  5F083GA18 ,  5F083HA02 ,  5F083JA32 ,  5F083JA35 ,  5F083JA36 ,  5F083JA39 ,  5F083JA40 ,  5F083MA05 ,  5F083MA06 ,  5F083MA15 ,  5F083NA01 ,  5F083PR12 ,  5F083PR21 ,  5F083PR40