特許

J-GLOBAL ID：200903073775193185

配線基板とそれを用いた半導体装置

発明者： 荻野 雅彦 ,  永井 晃 ,  江口 州志 ,  瀬川 正則 ,  服部 理恵 ,  小角 博義 ,  石井 利昭 ,  西村 朝雄 ,  坪崎 邦宏 ,  宮崎 忠一 ,  御田 護 ,  岡部 則夫
出願人/特許権者： 株式会社日立製作所 ,  日立電線株式会社
代理人 (1件)： 高橋 明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-258723
公開番号（公開出願番号）：特開平10-107172
出願日： 1996年09月30日
公開日（公表日）： 1998年04月24日
要約：

【要約】【課題】リードと半導体チップとの接続信頼性および実装信頼性が高い半導体装置の提供。【解決手段】半導体チップまたは半導体チップを搭載した基板と、半導体チップを実装基板に電気的に接続するための配線基板を備え、該配線基板が半導体チップ端子と電気的に接続された配線層と、実装基板と電気的に接続するためのボール状端子を備えた半導体装置において、前記配線基板の配線層上に半導体チップと実装基板との熱応力緩和のための緩衝層を備え、該緩衝層がポリジメチルシロキサンを主骨格とするシリコーンエラストマ硬化物により構成されており、前記ポリジメチルシロキサンの重量平均分子量が90,000以上、硬化前のシリコーンエラストマの150°C,1時間加熱により発生するガス中の-〔(CH3)2SiO〕n-(但し、nは5以下)成分が加熱減量分の0.1重量%以下である半導体装置にある。

請求項（抜粋）：

半導体チップと、実装基板とを電気的に接続するための配線基板であって、半導体チップ端子と電気的に接続するための配線層と、実装基板と電気的に接続するためのボール状端子を有する配線基板において、前記配線層上に半導体チップと実装基板との熱応力緩和のための緩衝層を備え、該緩衝層が、ポリジメチルシロキサンを主骨格とするシリコーンエラストマ硬化物により構成されており、前記ポリジメチルシロキサンの重量平均分子量(Mw)が90,000以上、硬化前のシリコーンエラストマの150°C,1時間加熱により発生するガス中の-〔(CH3)2SiO〕n-(但し、nは5以下)成分が加熱減量分の0.1重量%以下であることを特徴とする配線基板。