特許
J-GLOBAL ID：200903073785144182
薄膜トランジスタおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-014007
公開番号（公開出願番号）：特開平5-136167
出願日： 1992年01月29日
公開日（公表日）： 1993年06月01日
要約：
【要約】【構成】 この発明に係る薄膜トランジスタ(TFT)は、1対のソース/ドレイン領域15bとチャネル領域15aとの接合部15cのポリシリコン膜15のチャネル幅方向の長さw1 が、ソース/ドレイン領域15bのポリシリコン膜15のチャネル幅方向の長さw0 よりも小さくなるように構成されている。【効果】 このように構成することにより、接合部15cでのTFTのOFF時に生じるリーク電流が減少される。また、ソース/ドレイン領域につながる配線層の抵抗が上昇するのを有効に防止することができる。
請求項（抜粋）：
薄い半導体層内の所定領域に、ゲート絶縁膜を介してゲート電極に対向するように形成されたチャネル領域と、前記チャネル領域を間に挟むように前記薄い半導体層内に形成された1対のソース/ドレイン領域とを備えた、薄膜トランジスタであって、前記1対のソース/ドレイン領域と前記チャネル領域との接合部の半導体層のチャネル幅方向の長さが、前記ソース/ドレイン領域の半導体層のチャネル幅方向の長さよりも小さい、薄膜トランジスタ。
IPC (3件)：
H01L 21/336
, H01L 29/784
, H01L 27/11
H01L 29/78 311 P
, H01L 27/10 381
