特許
J-GLOBAL ID：200903073807889500
PLL方式周波数シンセサイザ回路
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-234856
公開番号（公開出願番号）：特開平5-090993
出願日： 1991年09月13日
公開日（公表日）： 1993年04月09日
要約：
【要約】【構成】 コードレス電話機などで複数の送受信周波数を高速で切換える場合などに、通過帯域の異なる複数個のループフィルタを共通の位相ロックループ回路に切換え接続することにより、【効果】 高速で切換えた周波数シンセサイザの周波数を即時に安定させる。
請求項（抜粋）：
それぞれ時定数回路を有して所要周波数毎に異なる複数個のループフィルタを備え、前記所要周波数の切換えに応じ、それらのループフィルタを共通の位相ロックループ(PLL)回路に切換え接続することにより、前記時定数回路にそれぞれ保持した制御電圧を援用して高速の周波数切換えを安定に行ない得るようにしたことを特徴とするPLL方式周波数シンセサイザ回路。
IPC (3件)：
H04B 1/40
, H03L 7/107
, H03L 7/18
H03L 7/10 C
, H03L 7/18 Z
