特許
J-GLOBAL ID：200903073820444526
半導体慣性センサの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
須田 正義
公報種別：公開公報
出願番号（国際出願番号）：特願平9-072957
公開番号（公開出願番号）：特開平10-270715
出願日： 1997年03月26日
公開日（公表日）： 1998年10月09日
要約：
【要約】【課題】 ウェーハのレーザ加工が不要で大量生産に適し、寄生容量が低く、寸法精度に優れた半導体慣性センサを低コストで得る。【解決手段】 第2酸化膜42と単結晶シリコン層20と第1酸化膜41と第2シリコンウェーハ22とからなる積層体の両面にポリシリコン層23を形成する。第2酸化膜に接続するポリシリコン層を第2酸化膜とともに選択的に除去してポリシリコン層と第2酸化膜とからなるスペーサ層25を形成する。露出した単結晶シリコン層を選択的に除去して、単結晶シリコンからなる可動電極26と単結晶シリコンからなる固定電極27,28とをそれぞれ形成する。可動電極と固定電極とスペーサ層とを有する構造体43をスペーサ層を介してガラス基板10に接合する。第1酸化膜上の第2シリコンウェーハとポリシリコン層を除去した後、第1酸化膜を除去して、半導体慣性センサ30を得る。
請求項（抜粋）：
両面にシリコンを浸食せずにエッチング可能な第1膜(41)を有する第1シリコンウェーハ(21)に第2シリコンウェーハ(22)を貼り合わせる工程と、前記第1シリコンウェーハ(21)の片面を所定の厚さに研磨して単結晶シリコン層(20)を形成する工程と、前記単結晶シリコン層(20)上にシリコンを浸食せずにエッチング可能な第2膜(42)を形成する工程と、前記第2膜(42)の上にポリシリコン層(23)を形成する工程と、前記単結晶シリコン層(20)上に順次積層された前記第2膜(42)及び前記ポリシリコン層(23)を選択的にエッチング除去し、これにより前記第2膜(42)とこの上に積層された前記ポリシリコン層(23)とからなるスペーサ層(25)を前記単結晶シリコン層(20)上に形成する工程と露出した単結晶シリコン層(20)を選択的にエッチング除去し、これにより前記第1膜(41)に接続する単結晶シリコンからなる可動電極(26)と前記第1膜(41)及び前記スペーサ層(25)に接続する単結晶シリコンからなる一対の固定電極(27,28)とをそれぞれ形成する工程と、前記第2シリコンウェーハ(22)と前記第1膜(41)と前記可動電極(26)と前記固定電極(27,28)と前記スペーサ層(25)とを有する構造体(43)を前記可動電極(26)がガラス基板(10)に対向するように前記スペーサ層(25)を介してガラス基板(10)に接合する工程と、前記第2シリコンウェーハ(22)を前記第1膜(41)をエッチストップ層としてエッチング除去する工程と、前記第1膜(41)をエッチング除去することにより前記一対の固定電極(27,28)と前記固定電極(27,28)に挟まれかつ前記ガラス基板(10)の上方に浮動する前記可動電極(26)とを有する半導体慣性センサ(30)を得る工程とを含む半導体慣性センサの製造方法。
IPC (3件)：
H01L 29/84
, G01C 19/56
, G01P 15/125
H01L 29/84 Z
, G01C 19/56
, G01P 15/125
