特許

J-GLOBAL ID：200903073824966322

薄膜トランジスタ

発明者： 清木 正寛 ,  久保 明
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平7-214357
公開番号（公開出願番号）：特開平9-064366
出願日： 1995年08月23日
公開日（公表日）： 1997年03月07日
要約：

【要約】【課題】 この発明は、素子不良を増大させることなくゲート配線の低抵抗化を達成することができ、しかも優れた素子特性が得られる薄膜トランジスタを提供することを目的としている。【解決手段】 この発明は、基板上に少なくとも第1導電層(111) および第1導電層(111) を被覆する第2導電層(115) とを含むゲート配線,ゲート配線を被覆するゲート絶縁膜(121) ,ゲート配線上にゲート絶縁膜(121) を介して配置されチャネル領域を含む非単結晶シリコン薄膜(131) ,および非単結晶シリコン薄膜(131) に電気的に接続されるソース電極(161a)およびドレイン電極(161b)を備えた薄膜トランジスタ(171) に係り、平面的に第1導電層(111) の輪郭線はチャネル領域内を横切ると共に、チャネル領域におけるゲート絶縁膜(121) 側の非単結晶シリコン薄膜(131) が屈曲点を有することなく連続する界面を備えて構成される。

請求項（抜粋）：

基板上に少なくとも第1導電層および前記第1導電層を被覆する第2導電層とを含むゲート配線,前記ゲート配線を被覆するゲート絶縁膜,前記ゲート配線上に前記ゲート絶縁膜を介して配置されチャネル領域を含む非単結晶シリコン薄膜,および前記非単結晶シリコン薄膜に電気的に接続されるソース電極およびドレイン電極を備えた薄膜トランジスタにおいて、平面的に前記第1導電層の輪郭線は前記チャネル領域内を横切ると共に、前記チャネル領域における前記ゲート絶縁膜側の前記非単結晶シリコン薄膜が屈曲点を有することなく連続する界面を備えたことを特徴とした薄膜トランジスタ。

IPC (2件)：

H01L 29/786 ,  G02F 1/136 500

FI (3件)：

H01L 29/78 617 K ,  G02F 1/136 500 ,  H01L 29/78 617 L