特許
J-GLOBAL ID：200903073848736654
ATコマンド解析装置
発明者：
出願人/特許権者：
代理人 (1件)：
滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-312022
公開番号（公開出願番号）：特開平9-153923
出願日： 1995年11月30日
公開日（公表日）： 1997年06月10日
要約：
【要約】【課題】 ATコマンドの速度解析にあたりMPUの負担を軽減する。【解決手段】 解析開始判断部11はMPU19の解析開始指示によりRXD10を監視し、速度測定開始のstart 信号を発行し、速度解析部12はこのstart 信号によりATコマンドの第1キャラクタのスタートビットの通信速度を解析する。シリアルデータ制御部13はgate信号がOFFの間UART18へのRXD10の入力を停止する。デコーダ14は速度解析部12のデータから速度データと分周データを生成し、ボーレートクロック生成部17はこの分周データからボーレートクロックを生成しUART18へ送出し、シフトレジスタ部16は第1キャラクタを受信し、シリアルデータ制御部13を開とし、UART18は第2キャラクタを受信する。MPU19はシフトレジスタ部16より第1キャラクタを入力し、UART18より第2キャラクタを入力し、受信パラメータを設定する。
請求項（抜粋）：
DTEからの調歩同期式シリアルデータをボーレートクロックに基づいて受信する送受信手段と、この送受信手段の受信データを解析する制御手段と、この制御手段からの指示に基づきDTEから送出されるATコマンドの第1キャラクタのスタートビットより通信速度を解析する速度解析手段と、この速度解析手段の解析した通信速度に基づきボーレートクロックを生成し、前記送受信手段に出力するボーレートクロック生成手段と、前記ボーレートクロックに基づき前記第1キャラクタを受信して保持し前記制御手段に送出するシフトレジスタ部とを具備したATコマンド解析装置。
IPC (4件)：
H04L 29/08
, H04L 7/04
, H04L 29/06
, H04L 25/40
H04L 13/00 307 C
, H04L 7/04 A
, H04L 25/40 E
, H04L 13/00 305 C
