特許

J-GLOBAL ID：200903073895657851

テストパターン生成方法

発明者： 後藤 一郎
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-289472
公開番号（公開出願番号）：特開平10-132907
出願日： 1996年10月31日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】 シミュレーション工程に於けるテストパターン生成方法に関し、各種の組合せのテストパターンも容易に発生させる。【解決手段】 パラメータ詳細情報を格納したパラメータファイル2と、発生スケジュール等を格納した制御ファイル3とを参照し、初期化処理部5,信号発生処理部6,終了化処理部7を含み、且つインタフェース部4を介してVHDLシミュレータ5と間でデータ等を転送する信号発生器コントローラ1により、単一又は複数の信号発生器領域を形成し、制御ファイル3から読出した発生スケジュールに従って、単一又は複数の信号発生器領域を順次指定して、信号発生器領域に設定したパラメータに対応したテストパターンを出力する。

請求項（抜粋）：

論理回路のシミュレーションに於けるテストパターンを発生するテストパターン生成方法に於いて、パラメータ詳細情報を格納したパラメータファイルと、発生スケジュール等を格納した制御ファイルとを参照して、信号発生器コントローラにより単一又は複数の信号発生器領域を形成し、前記制御ファイルから読出した発生スケジュールに従って前記単一又は複数の信号発生器領域を順次指定して、該信号発生器領域に設定したパラメータに対応したテストパターンを出力する過程を含むことを特徴とするテストパターン生成方法。

IPC (5件)：

G01R 31/3183 ,  G01R 31/28 ,  G06F 11/22 310 ,  G06F 17/50 ,  H01L 21/82

FI (5件)：

G01R 31/28 Q ,  G06F 11/22 310 B ,  G01R 31/28 F ,  G06F 15/60 670 ,  H01L 21/82 T