論理シミュレーション方法及び装置

発明者：
出願人/特許権者：
代理人 (1件)：加藤朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平11-149079
公開番号（公開出願番号）：特開2000-339359
出願日： 1999年05月28日
公開日（公表日）： 2000年12月08日
要約：

【要約】【課題】シミュレーション対象であるLSI回路全体に対して、シミュレーションをおこなう際に使用するメモリ量を削減、シミュレーション時間を短縮する論理シミュレーション装置の提供。【解決手段】レイアウト結果情報を入力し、セルの接続関係、セル遅延、タイミング値、リーフセル間の配線遅延値を抽出しシミュレーションロードモデルを生成する手段を備えた論理シミュレーション装置であって、前記リーフセルの接続関係をフリップフロップの入出力単位でグループに分割し、前記グループ毎に論理モデルを生成し論理データベースの論理式との比較による最適簡素化論理を割り出し、複数のセルで構成されていたフリップフロップ間の接続関係を一つの簡素化セルで置き換える手段と、簡素化された入出力間の接続関係に合わせて遅延及びタイミング値を変更する手段と、前記簡素化された入出力間の接続関係と、変更された遅延及びタイミング情報とから、簡素化されたシミュレーションロードモデルを生成する手段とを備える。

請求項（抜粋）：

レイアウト結果情報を入力し、配置、及び配線処理後のネットリスト情報に基づき、順序素子間の入出力単位に回路をグループに分割する手段と、前記順序素子間のグループに属する回路群の論理式を導出し該論理式を最適化前の論理式とを比較して最適化論理式を検索し、該最適化論理式に対する簡素化シミュレーションモデルを前記グループに属する回路群に対する最適な論理モデルとして出力する手段と、を備え、順序素子間のグループに属する回路群の接続関係を一つの簡素化モデルで置き換え、前記順序素子間のグループのタイミングデータを生成する手段と、前記順序素子間のグループの配線経路を導出するとともに各配線経路の遅延データを生成する手段と、前記順序素子間のグループの簡素化されたモデルの論理式と、前記遅延データ及びタイミングデータとから、論理構成、遅延、タイミングについて簡素化されたシミュレーションロードモデルを生成する手段と、を含むことを特徴とする論理シミュレーション装置。

IPC (2件)：

G06F 17/50 , G01R 31/28

FI (4件)：

G06F 15/60 666 Z , G01R 31/28 F , G06F 15/60 664 K , G06F 15/60 668 C

Fターム (9件)：

2G032AA07 , 2G032AC08 , 2G032AD06 , 2G032AG07 , 5B046AA08 , 5B046BA04 , 5B046JA05 , 9A001BB05 , 9A001HH32

前のページに戻る