特許

J-GLOBAL ID：200903073910709006

電子素子内蔵コネクタ端子及びコネクタ端子への電子素子内蔵方法

発明者： 川村 智樹
出願人/特許権者： 株式会社オートネットワーク技術研究所 ,  住友電装株式会社 ,  住友電気工業株式会社
代理人 (1件)： 上野 登
公報種別：公開公報
出願番号（国際出願番号）：特願2002-062228
公開番号（公開出願番号）：特開2003-264043
出願日： 2002年03月07日
公開日（公表日）： 2003年09月19日
要約：

【要約】【課題】 チップ型電子素子のコネクタ端子への内蔵作業を容易とし、かつ、内蔵作業時においてチップ型電子素子に掛かる応力負担を軽減可能とする電子素子内蔵コネクタ端子及びコネクタ端子への電子素子内蔵方法を提供すること。【解決手段】 芯線接続端子20Aと嵌合端子20Bとから構成され、両端子20A,20Bが架橋部21,21を介して一体に結合されてなる内導体端子20の基底部22a,22bの下面にチップ型電子素子Cを接続し、この内導体端子20を誘電体ハウジング40の収容室43に収容することにより誘電体ハウジング40及びその周面に挿着される外導体シェル50にそれぞれ設けられ且つ同一位置に相重なる開放部45,55から内導体端子20の架橋部21,21を露出させ、この架橋部21,21を切断することにより、芯線接続端子20Aと嵌合端子20Bとがチップ型電子素子Cを介して電気的に接続される。

請求項（抜粋）：

同軸ケーブルの芯線端末部と電気的に接続され且つチップ型電子素子を内蔵する内導体端子を備えてなる電子素子内蔵コネクタ端子であって、前記内導体端子は、前記芯線端末部と電気的に接続される芯線接続端子と、相手側コネクタ端子と嵌合接続される嵌合端子とから構成され、両端子はそれぞれの基底部の両側縁に立設される側壁面において架橋部を介して一体に結合されてなるものであり、前記チップ型電子素子の各側の電極を前記芯線接続端子及び嵌合端子それぞれの基底部の下面と電気的に接続した後、前記架橋部を切断することによって、前記芯線接続端子と嵌合端子とがチップ型電子素子を介して電気的に接続されることを特徴とする電子素子内蔵コネクタ端子。

IPC (3件)：

H01R 24/02 ,  H01R 13/719 ,  H01R 24/14

FI (4件)：

H01R 13/719 ,  H01R 17/04 K ,  H01R 17/04 G ,  H01R 17/04 J

Fターム (11件)：

5E021FA03 ,  5E021FA09 ,  5E021FA14 ,  5E021FA16 ,  5E021FB02 ,  5E021FB11 ,  5E021FB20 ,  5E021FC19 ,  5E021FC32 ,  5E021FC34 ,  5E021FC40