連想記憶装置及びプリチャージ方法

発明者：
出願人/特許権者：
代理人 (1件)：伊東忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2001-163253
公開番号（公開出願番号）：特開2002-358791
出願日： 2001年05月30日
公開日（公表日）： 2002年12月13日
要約：

【要約】【課題】本発明は、プリチャージに関する電力消費を削減した連想記憶装置を提供することを目的とする。【解決手段】連想記憶装置は、一つのエントリデータに対応する一つのマッチラインを2つに分割した第1の部分であり、不一致の場合に第1の電位から第2の電位に変化する第1のマッチラインと、2つに分割した第2の部分であり不一致の場合に第2の電位から第1の電位に変化する第2のマッチラインと、第1のマッチラインを第1の電位にプリチャージする第1のプリチャージ回路と、第2のマッチラインを第2の電位にプリチャージする第2のプリチャージ回路と、第1及び第2のマッチラインが双方共に不一致の場合に第1及び第2のプリチャージ回路によるプリチャージ動作前に第1及び第2のマッチラインを互いに短絡させるショート回路を含む。

請求項（抜粋）：

一つのエントリデータに対応する一つのマッチラインを2つに分割した第1の部分であり、エントリデータとエントリキーとが不一致の場合に第1の電位から第2の電位に変化する第1のマッチラインと、該一つのエントリデータに対応する該一つのマッチラインを2つに分割した第2の部分であり、エントリデータとエントリキーとが不一致の場合に該第2の電位から該第1の電位に変化する第2のマッチラインと、該第1のマッチラインを該第1の電位にプリチャージする第1のプリチャージ回路と、該第2のマッチラインを該第2の電位にプリチャージする第2のプリチャージ回路と、該第1及び該第2のマッチラインが双方共に不一致の場合に該第1及び該第2のプリチャージ回路によるプリチャージ動作前に該第1及び該第2のマッチラインを互いに短絡させるショート回路を含むことを特徴とする連想記憶装置。

IPC (2件)：

G11C 15/04 631 , G11C 15/04

FI (2件)：

G11C 15/04 631 D , G11C 15/04 C

前のページに戻る