特許

J-GLOBAL ID：200903073928895087

高速自己テスト回路内蔵半導体記憶装置

発明者： 中村 和之
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-222580
公開番号（公開出願番号）：特開平7-078495
出願日： 1993年09月07日
公開日（公表日）： 1995年03月20日
要約：

【要約】【目的】 メモリLSIのテスト時間を短縮し、またより安価な、低速なテスターを用いて、高速動作を診断する。それにより、テストコストを削減し、LSIの出荷コストを低減する。【構成】 外部クロックの逓倍の内部クロック発生回路PLLを設け、テスト時にはLSI内部を、外部の逓倍の周波数で動作させる。このとき、アドレスの一部及び、データ入力信号を内部周波数で自動発生させる回路(それぞれAGU、DGU)を搭載する。データ入力信号は、外部からの入力信号で始まり、内部周波数で0と1が交互に切り換えるように構成する。さらに内部回路からの出力信号が0と1の交互であり、その始まりが、外部から入力される期待値と一致しているかどうかの判定回路DCを搭載する。これらの回路により、LSI内部のメモリ回路を、外部周波数の逓倍でテストする。

請求項（抜粋）：

外部よりその機能の診断のために印加される信号の周波数を内部で逓倍する回路と、逓倍された周波数の入力信号に対応する出力結果を前記外部印加の信号周波数と等しくなるよう、圧縮する回路を持ち、外部印加の信号周波数の逓倍の速度で、内部診断可能であることを特徴とする半導体記憶装置。

引用特許：

審査官引用 (4件)

• 特開平4-227312
  
• 特開平4-227312
  
• 特開平4-109500
  
• 特開昭63-002200