特許

J-GLOBAL ID：200903073930400796

ポリセル集積回路

発明者： マーク スチーブン シュトラウス
出願人/特許権者： エイ・ティ・アンド・ティ・コーポレーション
代理人 (1件)： 三俣 弘文
公報種別：公開公報
出願番号（国際出願番号）：特願平7-086002
公開番号（公開出願番号）：特開平7-273208
出願日： 1995年03月20日
公開日（公表日）： 1995年10月20日
要約：

【要約】【目的】 ASICクロックドライバのエレクトロマイグレーションの懸念の小さい設計特性の向上した改善レイアウトを提供する。【構成】 電力供給(金属2)スパイン(401、402)下にクロックドライバをそのVDD下にpチャネルをそのVSS下にnチャネルのトランジスタをそれぞれ設け、このクロックドライバのゲート(303ないし308)はそのポリセルトランジスタのゲート(109、116)と直交に配置し、このためこの金属2スパインへのアクセスが容易でそのポリセル列でその金属1のVDD/VSSバスを通る電流にこのクロックドライバトランジスタが“加わる”必要は無くなり、従来の(1)コア論理ポリセル(2)クロックドライバ自身内(3)その出力メタライゼーションなどに対するエレクトロマイグレーションの懸念が減少する。

請求項（抜粋）：

少くとも1列のポリセルの列を有し、この列の軸に平行に設けた正と負の電力供給導体の第1のグループ(301、302)は、この電力供給導体の前記第1のグループに直交しかつその上に設けた正と負の電力供給導体の第2のグループ(401、402)から前記ポリセルへ電力供給電流を分配し、前記列における前記ポリセルは前記列の軸に直交するよう設けたトランジスタ・ゲート(109、116)を有するポリセル集積回路において、前記集積回路は、さらに、この電力供給導体の前記第2のグループにおける少くとも1個の導体の下に前記列に設けた少くとも1個のクロック・ドライバ・ステージを有し、前記クロック・ドライバ・ステージは第1のトランジスタと第2のトランジスタを有し、この第1のトランジスタ(23)と第2のトランジスタ(24)はそれぞれ前記列の軸に平行に設けたゲート導体(303〜305、307〜308)を有することを特徴とする集積回路。

FI (2件)：

H01L 21/82 B ,  H01L 21/82 L

引用特許：

審査官引用 (4件)

• 特開平3-238844
  
• 特開平4-306863
  
• 特開平2-177345
  
• 特開平1-109746