特許
J-GLOBAL ID:200903073946029508
差動回路用複合負荷
発明者:
出願人/特許権者:
代理人 (6件):
社本 一夫
, 小野 新次郎
, 小林 泰
, 千葉 昭男
, 富田 博行
, 大塚 就彦
公報種別:公表公報
出願番号(国際出願番号):特願2006-551270
公開番号(公開出願番号):特表2007-520163
出願日: 2005年01月18日
公開日(公表日): 2007年07月19日
要約:
改良負荷構成は電力消費を増加することなく回路帯域幅を増加する差動回路用に提供される。差動回路は一般に、相互に結合されたエミッタを有するトランジスタ(Q1,Q2)の差動対を含む。改良負荷構成は各トランジスタ(Q1,Q2)のコレクタに結合された負荷抵抗(R1,R2)および各々の負荷抵抗器(R1,R2)が結合されたインダクタから構成され、インダクタ(XF)は相互インダクタンスによって相互に結合されている。
請求項(抜粋):
コレクタに接続されている抵抗性負荷素子を有する差動トランジスタ対回路であって、
各前記抵抗性負荷素子と直列接続されているインダクタを備え、該インダクタは相互インダクタンスによって互いに結合されているインダクタを含む改良、
を備えた差動トランジスタ対回路
IPC (2件):
FI (2件):
H03F3/45 Z
, H03K19/00 101F
Fターム (30件):
5J056AA04
, 5J056BB02
, 5J056CC00
, 5J056CC01
, 5J056DD02
, 5J056DD23
, 5J056DD53
, 5J056EE05
, 5J056EE08
, 5J056FF08
, 5J056GG09
, 5J056GG10
, 5J056KK01
, 5J056KK03
, 5J500AA01
, 5J500AA12
, 5J500AC62
, 5J500AH02
, 5J500AH25
, 5J500AH35
, 5J500AK02
, 5J500AK05
, 5J500AK47
, 5J500AM08
, 5J500AM21
, 5J500AT03
, 5J500AT06
, 5J500DN01
, 5J500DN23
, 5J500DP02
引用特許:
審査官引用 (2件)
-
差動型電子回路
公報種別:公開公報
出願番号:特願平10-209140
出願人:日本電気株式会社
-
差動増幅回路
公報種別:公開公報
出願番号:特願平9-099119
出願人:富士通株式会社
前のページに戻る