特許
J-GLOBAL ID：200903073964638260
半導体集積回路装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山田 義人 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-131757
公開番号（公開出願番号）：特開平11-330268
出願日： 1998年05月14日
公開日（公表日）： 1999年11月30日
要約：
【要約】【構成】 高耐圧CMOSFET16におけるチャネル領域28cおよび28dの不純物濃度が低くされ、低耐圧CMOSFET14におけるチャネル領域28aおよび28bの不純物濃度がそれらよりも高くされる。したがって、高耐圧CMOSFET16においてはドレイン耐圧が高くなり、低耐圧CMOSFET14においては寄生容量が小さくなるとともに空乏層の広がりが抑えられる。【効果】 高耐圧CMOSFET16においては十分な高耐圧性を得ることができ、低耐圧CMOSFET14においては動作速度を速くすることができるとともに素子サイズを小型化できる。
請求項（抜粋）：
それぞれが半導体基板上に作り込まれた第1のチャネル領域を有するnチャネルMOSFETと第2のチャネル領域を有するpチャネルMOSFETとを含む低耐圧CMOSFETと、それぞれが前記半導体基板上に作り込まれた第3のチャネル領域を有するnチャネルMOSFETと第4のチャネル領域を有するpチャネルMOSFETとを含む高耐圧CMOSFETとを備える、半導体集積回路装置において、前記第1のチャネル領域の不純物濃度を前記第3のチャネル領域の不純物濃度よりも高くするとともに、前記第2のチャネル領域の不純物濃度を前記第4のチャネル領域の不純物濃度よりも高くしたことを特徴とする、半導体集積回路装置。
IPC (2件)：
H01L 21/8238
, H01L 27/092
