特許
J-GLOBAL ID：200903073994671360
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平5-204528
公開番号（公開出願番号）：特開平7-045722
出願日： 1993年07月27日
公開日（公表日）： 1995年02月14日
要約：
【要約】【目的】 ビット線間の容量を小さくして容量結合によるビット線間の雑音を小さくし、これによって動作余裕を大きくして信頼性を高める。【構成】 第1層目のAl膜から成る一対ずつのビット線24aが、一つ置きのセンスアンプ25に接続されており、且つ1列置きのメモリセルアレイに沿って配置されている。また、第3層目のAl膜から成る一対ずつのビット線24bが、ビット線24aの接続されていない一つ置きのセンスアンプ25に接続されており、且つビット線24aの配置されていない1列置きのメモリセルアレイに沿って配置されている。このため、ビット線24a同士及びビット線24b同士の間隔もビット線24aとビット線24bとの間隔も広い。
請求項（抜粋）：
一対のビット線が同一のセンスアンプに接続されている半導体記憶装置において、互いに隣接する前記センスアンプに接続されている前記ビット線が互いに異なる層の配線によって形成されており、前記一対のビット線が1列置きのメモリセルアレイに沿って配置されていることを特徴とする半導体記憶装置。
IPC (3件)：
H01L 21/8242
, H01L 27/108
, H01L 21/3205
H01L 27/10 325 P
, H01L 21/88 Z
