特許
J-GLOBAL ID：200903074002467568
発振回路
発明者：
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平4-348170
公開番号（公開出願番号）：特開平6-204741
出願日： 1992年12月28日
公開日（公表日）： 1994年07月22日
要約：
【要約】【目的】 本発明は発振回路の改善に関し、電源電圧の高低に係わらず相補型トランジスタ回路の出力インピーダンスを次段回路の入力インピーダンスにのみ依存させることなく、その出力インピーダンスを規定し、又は、少なくとも発振起動時には、それを低く設定して低電圧域でも発振起動することを目的とする。【構成】 発振素子11,相補型トランジスタ回路12及び負荷素子13を具備し、相補型トランジスタ回路12が第1,第2の電源線VCC,VSS間に接続され、相補型トランジスタ回路12の入出力間に発振素子11が接続され、相補型トランジスタ回路12の出力部outと第2の電源線VSS間に負荷素子13が接続されることを含み構成し、また、相補型トランジスタ回路12の出力部outに接続された負荷素子13の一端と第2の電源線VSSとの間にスイッチング素子14が接続され、スイッチング素子14が外部制御信号S1又は内部制御信号S2に基づいてオン・オフ制御されることを含み構成する。
請求項（抜粋）：
帰還ループ内に接続されたCMOSインバータ回路(12)と、前記CMOSインバータ回路(12)を構成するトランジスタのオン抵抗よりも低い抵抗値をもつ負荷素子(13)とを具備し、前記CMOSインバータ回路(12)の出力端(out)と電源線(VSS)との間に前記負荷素子(13)が接続されることを特徴とする発振回路。
IPC (3件)：
H03B 5/12
, H03B 5/32
, H03K 3/353
