特許

J-GLOBAL ID：200903074008698995

半導体装置及びその製造方法

発明者： 入江 重夫 ,  森田 清之 ,  森本 廉
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-096505
公開番号（公開出願番号）：特開平9-283766
出願日： 1996年04月18日
公開日（公表日）： 1997年10月31日
要約：

【要約】【課題】 面積をロスすることなく、基板電位を制御することができる高性能なSOI型トランジスタを提供する。【解決手段】 SOI構造の基板上にMOS型トランジスタを形成する。この導電性のシリコン基板1もしくは導電性基板13上に埋め込み酸化膜層2があり、その上の上部シリコン層3に素子形成部4と素子非形成部5がある。素子形成部4は、ソース、ドレイン領域6およびチャネル領域7から成る領域と、ゲート酸化膜8、ゲート電極9より構成されている。素子非形成部5は素子分離用酸化膜10で構成されている。さらに、上記素子非形成部5には、目印、位置合わせ用プラグ11bがあり、埋め込み酸化膜層2内には、チャネル領域7と導電性のシリコン基板1もしくは導電性基板13とを接続する基板電位制御用電極12bがある。このような構成により、チャネル領域下の基板電位を確実に制御することができ、しかも従来例とは異なり裏面から制御するので面積ロスがなくなるといった効果が得られる。

請求項（抜粋）：

SOI基板の上部シリコン層に形成した電界効果トランジスタにおいて、該電界効果トランジスタの非形成部に少なくとも1個のプラグを具備し、該電界効果トランジスタのチャネル領域下に基板電位制御用電極を具備することを特徴とする半導体装置。

IPC (3件)：

H01L 29/786 ,  H01L 27/12 ,  H01L 29/78

FI (3件)：

H01L 29/78 626 B ,  H01L 27/12 C ,  H01L 29/78 301 X