特許

J-GLOBAL ID：200903074034823056

LSIテスト装置

発明者： ▲高▼畠 直
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-307877
公開番号（公開出願番号）：特開平5-142297
出願日： 1991年11月22日
公開日（公表日）： 1993年06月08日
要約：

【要約】【目的】 LSIの高集積度化に反比例して困難さを増すLSIテスト技術に関して、その解決手法を提供する。【構成】 LSIテスト治具は、被試験LSI4のパッケージに整合するLSIソケット1の全ピンが、FPGA2のどれかのピンと接続された構造をとる。FPGA2にはROM3が接続される。このROM3には、FPGA2内部に擬似乱数発生器とシグネチャを生成するためのデータ圧縮器とからなる自己テスト(BIST)回路を実現するバイナリ情報が記憶されている。

請求項（抜粋）：

LSIパッケージ種別に用意されたソケットの全ピンが、フィールド・プログラマブル・ゲート・アレイと接続している治具と、前記フィールド・プログラマブル・ゲート・アレイ内にテスト対象とするLSI用の自己テスト機構を実現させる実現回路とから成るLSIテスト装置。