特許

J-GLOBAL ID：200903074058930945

半導体装置および半導体記憶装置

発明者： 赤松 宏
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-220485
公開番号（公開出願番号）：特開2002-042466
出願日： 2000年07月21日
公開日（公表日）： 2002年02月08日
要約：

【要約】【課題】 内部クロック信号のパルス幅を容易に調整することが可能な半導体装置を提供する。【解決手段】 SDRAMの内部クロック信号のパルス幅は、遅延回路26の遅延時間で確定される。遅延回路26の遅延時間は、ヒューズ43,44の切断の有無によって4段階で変更可能になっている。回路改訂によって内部クロック信号のパルス幅を変更していた従来に比べ、内部クロック信号のパルス幅を容易に調整することができる。

請求項（抜粋）：

外部クロック信号に同期して動作する半導体装置であって、少なくとも1つのヒューズを含み、その遅延時間が前記ヒューズの切断の有無によって少なくとも2段階に変更可能な遅延回路、前記遅延回路に結合され、前記外部クロック信号の前縁に応答して内部クロック信号の前縁を生成し、その前縁を生成してから前記遅延回路の遅延時間経過後に前記内部クロック信号の後縁を生成する内部クロック発生回路、および前記内部クロック信号の前縁および後縁に同期して所定の動作を行なう内部回路を備える、半導体装置。

IPC (5件)：

G11C 11/407 ,  G01R 31/28 ,  G01R 31/3185 ,  G11C 11/401 ,  G11C 29/00 671

FI (6件)：

G11C 29/00 671 M ,  G11C 11/34 362 S ,  G01R 31/28 B ,  G01R 31/28 W ,  G11C 11/34 354 C ,  G11C 11/34 371 A

Fターム (19件)：

2G032AA07 ,  2G032AC03 ,  2G032AD06 ,  2G032AD07 ,  2G032AE07 ,  2G032AG07 ,  2G032AK14 ,  5B024AA15 ,  5B024BA21 ,  5B024BA23 ,  5B024CA07 ,  5B024CA16 ,  5B024CA27 ,  5B024EA01 ,  5B024EA04 ,  5L106AA01 ,  5L106DD11 ,  5L106GG05 ,  5L106GG07