特許
J-GLOBAL ID：200903074086000309
ショットキーバリア半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
山田 稔
公報種別：公開公報
出願番号（国際出願番号）：特願平11-133464
公開番号（公開出願番号）：特開2000-323725
出願日： 1999年05月14日
公開日（公表日）： 2000年11月24日
要約：
【要約】【課題】 ショットキー接合を形成する積み上げ半導体層の端縁における電界集中を解消して高耐圧化を実現できるショットキーバリア半導体装置及びその製造方法の提供。【解決手段】 n型の半導体層11の上に形成されたn- 型の積み上げ半導体層14と、この上にショットキー接合した金属層15と、積み上げ半導体層14のショットキー接合領域の周囲の半導体層11に形成されて金属層15と導電接続したp型のガードリング12とを備え、積み上げ半導体層14の層端部14aをガードリング12にかかるように形成すると共に、その層端部14aをp型に反転させてなる。積み上げ半導体層14と層端部14aとは途切の無い一様連続膜であるため、物理的境界がなく電界集中が起こらず、高耐圧化及び高信頼性が実現する。層端部14aの表面でのショットキー接合が消滅し、電界集中を無くすことができる。
請求項（抜粋）：
第1導電型の半導体基体の上に形成されて当該半導体基体より不純物濃度の低い第1導電型の積み上げ半導体層と、前記積み上げ半導体層の上にショットキー接合した金属層と、前記積み上げ半導体層のショットキー接合領域の周囲の前記半導体基体の主面側に形成されて金属層と導電接続した第2導電型のガードリングとを備えるショットキーバリア半導体装置において、前記積み上げ半導体層の層端部側をガードリングにかかるように形成すると共に、前記積み上げ半導体層のうち前記層端部側が第2導電型又は前記積み上げ半導体層より不純物濃度の低い第1導電型であることを特徴とするショットキーバリア半導体装置。
Fターム (14件)：
4M104AA01
, 4M104BB01
, 4M104BB13
, 4M104BB40
, 4M104CC01
, 4M104CC03
, 4M104DD26
, 4M104DD28
, 4M104DD80
, 4M104DD96
, 4M104FF06
, 4M104FF36
, 4M104GG03
, 4M104HH20
