特許
J-GLOBAL ID：200903074086500000
モードレジスタセット方法、及び半導体記憶装置
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平6-126794
公開番号（公開出願番号）：特開平7-312098
出願日： 1994年05月17日
公開日（公表日）： 1995年11月28日
要約：
【要約】【目的】 本発明の目的は、モードレジスタセットの簡略化により、使い勝手の向上を図るための技術を提供することにある。【構成】 一系統のモードレジスタ101にテストモード情報セットエリア(ビット8〜11)と、動作モードセットエリア(ビット0〜6)とを形成し、それにテストモード情報と動作モード情報とをパラレルで与えることにより、それら情報のセットを1サイクルで行う。それによりテストプログラムにおけるレジスタセットに関する処理の簡略化や、テスト時間の短縮化を図る。
請求項（抜粋）：
半導体記憶装置に含まれるモードレジスタに各種情報をセットするためのモードレジスタセット方法において、制御信号を共有する複数ビット構成のモードレジスタに、テストモード情報のセットエリアと、動作モードのセットエリアとを形成し、テストモード情報と動作モード情報とを上記モードレジスタにパラレルに与えることにより、テストモード情報と動作モード情報とを1サイクルでセットすることを特徴とするモードレジスタセット方法。
IPC (2件)：
G11C 29/00 303
, G11C 11/401
