特許
J-GLOBAL ID：200903074092784435

半導体装置

発明者：
西川 和康

西川 和康 について

, 
新谷 賢治

新谷 賢治 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2004-369658
公開番号（公開出願番号）：特開2006-179596
出願日： 2004年12月21日
公開日（公表日）： 2006年07月06日
要約：
【課題】 差動伝送時の伝送路に生じるノイズを有効に低減できるノイズフィルタを備えた半導体装置を提供する。【解決手段】 同相の信号成分からなるコモンモードノイズが入力端子30および32から入力されると、それぞれの信号成分により生じる磁束が互いに強め合い、インダクタンスは増大する。そのため、コモンモードノイズは、通過を阻害されて減衰する。また、出力端子38と40とを短絡した場合に、入力端子30または32から見たインダクタンスは、L=2(1-k)Lsであり、鉄心が存在しないので漏れ磁束が多く、結合係数kは1より小さい。そのため、ノーマルモードノイズに対しても十分大きなインダクタンスが生じ、ノーマルモードノイズは、通過を阻害されて減衰する。【選択図】 図1
請求項（抜粋）：
半導体基板上に積層された複数の配線層を含む半導体装置であって、 前記複数の配線層のうち少なくとも1つの配線層に形成されるノイズフィルタを備え、 前記ノイズフィルタは、 第1の入力端子と、 第1の出力端子と、 前記第1の入力端子と前記第1の出力端子との間に配置された第1のインダクタと、 前記第1の出力端子と基準電位との間に配置された第1のキャパシタと、 第2の入力端子と、 第2の出力端子と、 前記第2の入力端子と前記第2の出力端子との間に配置された第2のインダクタと、 前記第2の出力端子と前記基準電位との間に配置され、前記第1のキャパシタと容量が略一致する第2のキャパシタとを含み、 前記第1のインダクタは、前記第2のインダクタとの間で相互インダクタンスを生じるように配置され、 前記第1のインダクタの配線の幅は、前記第2のインダクタの配線の幅と略一致し、 前記第1のインダクタの前記配線層の各々における配線の全長は、前記第2のインダクタの前記配線層の各々における配線の全長とそれぞれ略一致する、半導体装置。
IPC (4件)：
H01L 27/04 ,  H01L 21/822 ,  H03H 7/09 ,  H01F 27/00
FI (5件)：
H01L27/04 H ,  H03H7/09 A ,  H01F15/00 D ,  H01L27/04 L ,  H01L27/04 C
Fターム (21件)：
5E070AA05 ,  5F038AC05 ,  5F038AR27 ,  5F038AV06 ,  5F038AZ04 ,  5F038BH10 ,  5F038BH19 ,  5F038CD03 ,  5F038CD18 ,  5F038CD20 ,  5F038EZ01 ,  5F038EZ20 ,  5J024AA01 ,  5J024BA01 ,  5J024BA04 ,  5J024BA11 ,  5J024BA18 ,  5J024CA06 ,  5J024DA05 ,  5J024DA29 ,  5J024EA08
引用特許：
出願人引用 (3件) 審査官引用 (1件)
  • ノイズフィルタ
    公報種別：公開公報   出願番号：特願2003-201298   出願人：株式会社村田製作所

前のページに戻る

TOP

BOTTOM