特許
J-GLOBAL ID：200903074114422737
半導体集積回路装置の製造方法
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-062909
公開番号（公開出願番号）：特開2002-270794
出願日： 2001年03月07日
公開日（公表日）： 2002年09月20日
要約：
【要約】【課題】 DRAMの容量素子の下部電極上に形成した誘電体膜を酸素雰囲気中で熱処理する際、下部電極を透過した酸素がバリア層を酸化して高抵抗層を形成する不具合を防止する。【解決手段】 酸化シリコン膜24に形成した溝27の内部にTaN膜とその上部に堆積したRu膜からなる下部電極31を形成し、続いて下部電極31の上部にCVD法で酸化タンタル膜32aを堆積した後、酸化タンタル膜32aの結晶化と膜質の改善とを図るために、酸素を含む雰囲気中で300〜400°Cの熱処理を行うことで、多結晶シリコンからなるプラグ22と下部電極31との間に高抵抗の酸化層が形成される不具合を防止する。
請求項（抜粋）：
絶縁膜に形成された溝の内壁を主たる容量領域とする、一対の電極とそれらに挟まれた誘電体膜とからなる容量素子を有する半導体集積回路装置の製造方法であって、(a)絶縁膜に形成された溝の内表面に窒化タンタル膜とその上部に形成したルテニウム膜とからなる下部電極を形成する工程、(b)前記下部電極の表面上を含む前記絶縁膜上にCVD法で酸化タンタル膜を堆積した後、酸素を含む雰囲気中で熱処理を行う工程、(c)前記(b)工程の後、前記酸化タンタル膜の上部に上部電極を形成する工程、を有することを特徴とする半導体集積回路装置の製造方法。
IPC (2件)：
H01L 27/108
, H01L 21/8242
5F083AD21
, 5F083AD48
, 5F083AD49
, 5F083JA06
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083MA06
, 5F083MA18
, 5F083MA19
, 5F083MA20
, 5F083NA01
, 5F083PR03
, 5F083PR09
, 5F083PR12
, 5F083PR21
, 5F083PR22
, 5F083PR33
, 5F083PR40
