特許
J-GLOBAL ID:200903074120432604

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 小杉 佳男 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-088361
公開番号(公開出願番号):特開平10-284491
出願日: 1997年04月07日
公開日(公表日): 1998年10月23日
要約:
【要約】【課題】半導体基板上のパッドと、このパッドに接続される接続用部材との接合強度が強く、コストの削減が図られた半導体装置及びその製造方法を提供する。【解決手段】配線溝17、ビアホール18、および溝19それぞれの底部および側壁を含む半導体ウエハ表面に、メタル層20および金属膜21を成膜し、配線溝17内部、ビアホール18内部、および溝19内部に金属膜21をなす銅を残すように、半導体ウエハ表面を研磨し、メタル層20のみが突出するように、第2層間絶縁膜16と金属膜21とをエッチングし、シリコン窒化膜22形成後、メタル層20のみが露出するようにシリコン窒化膜22をエッチングし、メタル層20に、Alを選択成長させ電極26を形成し、電極26とパッケージのリード線とをボンディングワイヤ28で接続する。
請求項(抜粋):
半導体基板上に配線パターンを形成する第1工程と、前記配線パターンが形成された半導体基板を第1の絶縁膜で覆う第2工程と、前記配線パターンが露出するように前記第1の絶縁膜に開口を形成する第3工程と、前記開口内の底部および側壁を含む前記半導体基板表面にメタル層を形成し、さらに該開口内が埋まるように該半導体基板表面に金属膜を成膜する第4工程と、前記開口内部に前記金属膜をなす金属を残し、かつ該開口内部を除く部分に前記第1の絶縁膜が露出するように前記半導体基板表面を研磨する第5工程と、前記メタル層の、前記半導体基板表面に露出した部分に、電極材料を選択成長させる第6工程と、前記第6工程で電極材料が選択成長してなる電極と、パッケージのリード線とを接続する第7工程とを備えたことを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/3205 ,  H01L 21/60 301
FI (2件):
H01L 21/88 T ,  H01L 21/60 301 P

前のページに戻る