特許

J-GLOBAL ID：200903074144581333

差動伝送路の配線パターン構造

発明者： 山長 功 ,  田中 寛司
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 塚原 孝和
公報種別：公開公報
出願番号（国際出願番号）：特願2005-177861
公開番号（公開出願番号）：特開2006-128618
出願日： 2005年06月17日
公開日（公表日）： 2006年05月18日
要約：

【課題】 差動伝送路全長において略均一な特性インピーダンスを得、しかも、等長配線が可能で且つパターン形成面積の狭小化が可能な差動伝送路の配線パターン構造を提供する。【解決手段】 プリント配線基板100上の集積回路素子300とコネクタ310とを電気的に接続する差動伝送路1〜4の構造であり、各差動伝送路1(2〜4)が、1対の第1及び第2信号線1a,1b(2a〜4a,2b〜4b)で構成されている。各第1信号線1a(2a〜4a)及び各第2信号線1b(2b〜4b)は鉤形状に形成され、第1及び第2信号線1a,1b(2a〜4a,2b〜4b)の間に長方形の領域Bが画成されている。そして、第1及び第2の静電保護素子51,52が各領域B内に配置されている。好ましくは、第1及び第2信号線1a,1b(2a〜4a,2b〜4b)の連続した折り曲げ部分に丸めを施す。【選択図】図1

請求項（抜粋）：

差動信号を送受信するための第1及び第2電子部品が配設される基板の表面に、両端部が上記第1及び第2電子部品の該当端子配置位置にそれぞれ位置する第1信号線と両端部が上記第1及び第2電子部品の該当端子配置位置にそれぞれ位置する第2信号線との対でなる差動伝送路を複数パターン形成して、上記第1及び第2電子部品の電気的接続を可能にする差動伝送路の配線パターン構造であって、 第1の静電保護素子の一方端子を上記第1信号線に接続すると共に第2の静電保護素子の一方端子を上記第2信号線に接続した状態で、これら第1及び第2の静電保護素子を上記第1及び第2信号線の間の領域に並べ、且つ並び方向から見てこれら第1及び第2の静電保護素子が一部重なるように配置した、 ことを特徴とする差動伝送路の配線パターン構造。

IPC (2件)：

H05K 1/02 ,  H01P 3/04

FI (3件)：

H05K1/02 K ,  H05K1/02 P ,  H01P3/04

Fターム (5件)：

5E338CC01 ,  5E338CC05 ,  5E338CC07 ,  5E338CD13 ,  5E338EE11