特許

J-GLOBAL ID：200903074154727859

半導体装置の製造方法

発明者： 尾方 賢一
出願人/特許権者： 株式会社リコー
代理人 (1件)： 植本 雅治
公報種別：公開公報
出願番号（国際出願番号）：特願平5-343806
公開番号（公開出願番号）：特開平7-176503
出願日： 1993年12月18日
公開日（公表日）： 1995年07月14日
要約：

【要約】【目的】 シリサイド層への拡散を根本的に抑え、シリサイド形成時における拡散領域の表面不純物濃度の低下を、工程等を複雑させたりせずに、防止することができる。【構成】 不純物の拡散された領域(層),すなわち拡散領域(拡散層)1を低抵抗化するためのシリサイド層2を形成するに先立って、拡散領域1中にトラップ層3を形成する。より詳しくは、拡散領域1中に欠陥領域(欠陥層)を発生させ、シリサイド層2形成のための熱処理時に拡散領域1中の不純物原子Bがシリサイド層2へ拡散するのを防ぐトラップ層3として、この欠陥層を機能させる。

請求項（抜粋）：

拡散層上に高融点金属を堆積し熱処理を施して、拡散層上にシリサイド層を形成するに際し、熱処理時に拡散層中の不純物原子がシリサイド層へ拡散するのを防止するために、拡散層の表面に不純物原子をトラップするためのトラップ層を予め形成することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/28 301 ,  H01L 21/265

FI (2件)：

H01L 21/265 W ,  H01L 21/265 Q