半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-012412
公開番号（公開出願番号）：特開平8-204008
出願日： 1995年01月30日
公開日（公表日）： 1996年08月09日
要約：

【要約】【目的】自己平坦化能力を有する絶縁膜を用いた層間絶縁膜にビアホールを形成する際、上下配線間の導通の信頼性の低下や不良の発生を防止する。【構成】半導体基板10上の下層配線12の一部上にピラー13を形成した後、全面に第1のプラズマCVD絶縁膜14および自己平坦化能力を有する第2の絶縁膜15を順次形成し、第2の絶縁膜をピラーの上面より低い位置まで全面エッチバックする工程と、全面に第2のプラズマCVD絶縁膜16を形成し、レジスト17を塗布した後、ピラー上の第1のプラズマCVD絶縁膜の上面が露出するまでレジストと第2のプラズマCVD絶縁膜を同じエッチングレートでエッチバックする工程と、露出した第1のプラズマCVD絶縁膜の上面をピラーの一部が露出するまでエッチングした後、露出したピラーを除去する工程とを具備することを特徴とする。

請求項（抜粋）：

半導体基板上の第1の絶縁膜上に第1層目の配線材料およびピラーを順次堆積形成する工程と、第1層目の配線材料のビアコンタクト予定領域上に上記ピラーを残すと共に第1層目の配線パターンを残すように上記ピラーおよび第1層目の配線材料を選択的にエッチングする工程と、この後、プラズマCVD法により基板上全面に第1のプラズマCVD絶縁膜を形成する工程と、上記第1のプラズマCVD絶縁膜上に自己平坦化能力を有する第2の絶縁膜を形成する工程と、上記第2の絶縁膜を前記ピラーの上面より低い位置まで全面エッチバックする工程と、この後、プラズマCVD法により基板上全面に第2のプラズマCVD絶縁膜を形成する工程と、上記第2のプラズマCVD絶縁膜上にエッチバック用のレジストを塗布する工程と、前記ピラーの上面上の第1のプラズマCVD絶縁膜が露出するまで上記レジストと前記第2のプラズマCVD絶縁膜を同じエッチングレートでエッチバックする工程と、上記工程により露出した第1のプラズマCVD絶縁膜の上面を前記ピラーの一部が露出するまでエッチングする工程と、上記工程により露出したピラーを除去する工程とを具備することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/768 , H01L 21/205 , H01L 21/3065 , H01L 21/316 , H01L 21/318

FI (3件)：

H01L 21/90 B , H01L 21/302 L , H01L 21/90 K

引用特許：

出願人引用 (2件)

特開昭60-250650
特開昭64-059942

前のページに戻る